可编程逻辑器件cpld与单片机双向通信的源程序

矩阵乘法的vhdl实现，维数固定，很有启发性。着重了解接口，时序设定，延时控制。因为结构比较明晰，未添加stimulus文件，可以自行编写。

这是一个用vhdl语言实现的比较完整的ALU,可以用作其他cPU设计的部件-This is a vhdl language used to achieve complete ALU, can be used for other design components cPU

说明：  运用VHDL描述函数发生器的各个波形，可有构成多功能函数发生器。(VHDL description of the use of various function generator waveforms, can constitute a multi-purpose function generator.)

FPGA编写环境，具有仿真容易，软件内存小的特点(FPGA authoring environment, with easy simulation software features small memory)

verilog HDL语言，对于超大规模集成电路开发学习非常有好处-verilog HDL language, for ultra-large-scale integrated circuits are very beneficial to the development of learning

四通道DDS信号发生器，很好用的代码，大家一起分享(Four-channel DDS signal generator)

华为内部资料，包括verilog电路设计，硬件工程师手册，verilog约束，synplify使用指南等。内容较全面。(Huawei internal information, including verilog circuit design, hardware engineers manual, verilog constraints, synplify use guides. Content more comprehensive.)

本例是一个6层电梯的控制系统,VHDL原程序,状态机,控制器-This case is a 6-storey elevator control system, VHDL original procedures, state machine, controller

vhdl实现vga接口设计，非常实用的一段代码，学习用-vhdl achieve vga interface design

xilinx ddr3最新VHDL代码,通过调试(xilinx ddr3 latest VHDL code through debugging)