网站首页

4. If a modified source code is distributed, the original unmodified

于 2022-01-21 发布文件大小:1.74 kB

 0  162

下载积分: 2 下载次数: 1

我要下载

代码说明：

4. If a modified source code is distributed, the original unmodified -- source code must also be included (or a link to the Free IP web -- site). In the modified source code there must be clear -- identification of the modified version.-4. If a modified source code is distributed, the original unmodified-- source code must also be included (or a link to the Free IP web-- site). In the modified source code there must be clear-- identification of the modified version.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

本源码详细介绍了UART的经典实例，敬请下载，谢谢适用
本源码详细介绍了UART的经典实例，敬请下载，谢谢适用-The source described in detail a classic example of UART, please download, Thank you apply

2022-03-22 20:09:19下载

积分：1
adaptive
这是基于MATLAB编程实现自适应滤波器，并在XILINX的FPGA上硬件可实现的模型文件(This is based on the MATLAB programming adaptive filter, and the XILINX' s FPGA hardware can be a model document)

2009-06-24 13:26:32下载

积分：1
AD9777_SPI_CONFIG
verilog ad9777 ad芯片的配置程序，SPI接口协议 16bit DA(Verilog ad9777 AD chip configuration program, SPI interface protocols for 16 bit DA)

2020-07-29 21:08:38下载

积分：1
携带向前看加法器
这是为了添加 4 位东西非常有用的携带看前面加法器。进位加法器(CLA) 是加法器在数字逻辑中使用的类型。进位加法器通过减少确定运载位所需的时间量提高速度。它可以用更简单，但通常速度较慢，波纹携带加法器计算旁边的总和位的进位位对比和每一位必须等待，直到已开始计算自己的结果和进行位（见加法器细节上波纹的串行加法器）计算前进行。进位加法器计算一个或多个执行总和，从而减少了等待时间来计算结果的较大值位的前位。Kogge 石加法器和布伦特-西贡加法器是加法器的这种类型的例子。

2022-01-25 14:15:25下载

积分：1
verilog-lfsr-master
说明： Fully parametrizable combinatorial parallel LFSR/CRC module. Implements an unrolled LFSR next state computation. Includes full MyHDL testbench.

2020-06-24 21:40:01下载

积分：1
pingpong
用Verilog代码实现的乒乓操作，用Verilog代码实现的乒乓操作(Verilog pingpong)

2016-01-15 17:35:06下载

积分：1
vhdl的一个串行序列信号发生器的设计与实现
vhdl的一个串行序列信号发生器的设计与实现-vhdl sequence of a Serial Signal Generator Design and Implementation

2022-04-24 02:34:50下载

积分：1
FIFO
This is a simple example of FIFO(first in and first out) module written in verilog code(This is a simple example of FIFO (first in and first out) module written in verilog code)

2013-10-04 00:41:42下载

积分：1
waveform-generator-o-VHDL-program
实现4种常见波形正弦、三角、锯齿、方波（A、B）的频率、幅度可控输出（方波 --A的占空比也是可控的），可以存储任意波形特征数据并能重现该波形，还可完成 --各种波形的线形叠加输出。 (Achieve the four kinds of common sine wave, triangle, sawtooth, square wave (A, B) the frequency and amplitude controlled output (square wave- A duty cycle is controlled), can store arbitrary waveform feature data and can to reproduce the waveform, it can perform- all kinds of linear superposition of the output waveform.)

2009-10-08 09:56:59下载

积分：1
UART Basic, hardwired RS232 UART.
--##############################################################################

2023-05-28 14:35:03下载

积分：1

696516资源总数
106914会员总数
0今日下载

4. If a modified source code is distributed, the original unmodified

0 个回复

热门标签

热门下载