登录
首页 » VHDL » err

err

于 2022-03-12 发布 文件大小:104.34 kB
0 163
下载积分: 2 下载次数: 1

代码说明:

在一些系统中,经常用到对触发信号延时一段时 间后,再对某些目标信号进行采集,通常这段延时要求 非常精确,还要做到范围可调,一般这种延时的最小时 间单位小于100ns。如果选用普通微控制器,延时系统的操作界面比较容易实现,但是靠软件延时得到结果的准确性较低。考虑到芯片功能、开发环境以及接口方便等问题,最终选用一片常用的AlteraSVCPLD EPM7128SLC3411]作为系统的核心控制部分,来实现 信号延时、输人设定、运行显示的功能。应用Veril- o苦2〕语言,在Altera的Quartus11WebEditio详3〕软件 环境下进行编程仿真,最后烧写芯片进行系统硬件测试 -err

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • vhdl coding for Carry Select Adder
    这是一个vhdl代码的进位选择加法器及其工作100%。
    2023-08-26 17:05:04下载
    积分:1
  • Verilog prepared practical multi
    verilog编写实用多功能电子表-Verilog prepared practical multi-function electronic Table
    2022-04-23 06:46:24下载
    积分:1
  • bt656_to_yuv422
    从bt656数据流中提取出同步信号, 适合于搞fpga/cpld开发调式(bt656 internel sync to extern sync singal, bt656 internel sync to extern sync singal)
    2021-03-06 11:19:30下载
    积分:1
  • encoder_Z64_all_rate
    Wimax矩阵的LDPC编码器,已通过modelsim仿真测试,并前在altera的FPGA板上通过测试,码率5/6,可进入代码内部修改参数,支持2/3,3/4其他2个码率,数据吞吐量为700M(Wimax based LDPC encoder, modelsim simulation passed, also passed on altera FPGA board, code rate 5/6, also support 2/3,3/4, throughout 700m)
    2012-03-19 09:44:32下载
    积分:1
  • 使用从Digilent Spartan3E板VGA接口。LabVIEW VI
    VGA interface using Spartan3E board from DIGILENT.Labview .vi
    2023-02-15 00:10:04下载
    积分:1
  • 16位CUPIP核,完全运行的好的东西,可以直接拿来用的!
    16位CUPIP核,完全运行的好的东西,可以直接拿来用的!-16 CUPIP nuclear, full of good things to run, can be directly used to use!
    2022-07-27 19:00:19下载
    积分:1
  • 4
    说明:  document qpsk vhdl code
    2018-01-06 09:27:04下载
    积分:1
  • 本程序使用vhdl编写的jtag接口实现程序,其中有些功能未能实现,希望有人能够帮忙完善!
    本程序使用vhdl编写的jtag接口实现程序,其中有些功能未能实现,希望有人能够帮忙完善!-vhdl the procedures used to prepare the jtag interface procedures, which some of them did not materialize, hope someone can help perfect!
    2022-03-01 07:15:01下载
    积分:1
  • simpleCpu
    relative cpu design implementation
    2013-08-14 21:22:39下载
    积分:1
  • CPU的VHDL设计代码
    应用背景VHDL  ;CPU设计...................................................................................................................................................................................................................................................................................................................................................................关键技术VHDL  ;CPU设计...................................................................................................................................
    2022-05-20 23:07:58下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载