登录
首页 » VHDL » err

err

于 2022-03-12 发布 文件大小:104.34 kB
0 183
下载积分: 2 下载次数: 1

代码说明:

在一些系统中,经常用到对触发信号延时一段时 间后,再对某些目标信号进行采集,通常这段延时要求 非常精确,还要做到范围可调,一般这种延时的最小时 间单位小于100ns。如果选用普通微控制器,延时系统的操作界面比较容易实现,但是靠软件延时得到结果的准确性较低。考虑到芯片功能、开发环境以及接口方便等问题,最终选用一片常用的AlteraSVCPLD EPM7128SLC3411]作为系统的核心控制部分,来实现 信号延时、输人设定、运行显示的功能。应用Veril- o苦2〕语言,在Altera的Quartus11WebEditio详3〕软件 环境下进行编程仿真,最后烧写芯片进行系统硬件测试 -err

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 2022-01-31 01:25:48下载
    积分:1
  • 使用LPM_ROM的实际的例子
    使用LPM_ROM的实际的例子-Use of practical examples LPM_ROM
    2022-10-03 13:00:03下载
    积分:1
  • 用VHDL写的一个显示程序,希望能帮上大家的忙,嘿嘿。
    用VHDL写的一个显示程序,希望能帮上大家的忙,嘿嘿。-Written in VHDL, a display procedure, hoping that would help everyone a favor on the Hei hei.
    2022-05-07 09:10:48下载
    积分:1
  • 256M_sdram_OK
    改自特权同学verilog语言写sdram测试程序;支持256M内存(verilog sdram )
    2013-12-23 16:15:43下载
    积分:1
  • 频率计实验程序代码
    说明:  XC7A35TCSG324-1的Verilog频率计程序,支持十分频,支持切换内外信号输入(Verilog frequency meter program of xc7a35tcsg324-1 supports decadal frequency division and switching internal and external signal input)
    2019-12-24 13:40:45下载
    积分:1
  • attachments_2010_01_29
    dct and idct vhdl code
    2010-03-24 23:08:41下载
    积分:1
  • signalintegrity
    信号完整的一些总结,非常实用,适合开始着使用(A book for signal integrated)
    2014-08-08 16:45:47下载
    积分:1
  • PSK
    实现psk调制解调,vhdl代码,仿真文件也有(psk shixian tiaozhiyujietiao)
    2013-04-10 14:24:53下载
    积分:1
  • rs485_uart
    说明:  fpga的RS485代码,非常容易,适合学习(the code of rs485 in fpga, very easy,suitable for learning)
    2019-07-11 14:24:54下载
    积分:1
  • bootstrap_ace_v1.3.2
    多年项目经验测试文档测试文档,重要保存重要保存重要保存重要保存重要保存重要保存(Years of project experience testing document testing, it is important to save save save important important important important to save save save important)
    2016-03-05 15:46:27下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载