Tcd1500c 时序代码

this files in Quartus2 are fulladder

在电子产品中，加法器是一种数字电路，执行加法的数字。在许多计算机和其他种类的处理器，加法器使用不仅在算术逻辑单元（s），而且其他地方的处理器，

BINARY PHASE SHIFT KEYING

tdma参数化模块。可以自动生成2的n次的tdma哥时隙，用户可根据需要自己配置参数(tdma see the number of model lumps. 2 n basis following manner tdma chance possible 以自 dynamic generation, for root needed self-placement see number)

RapidIO：使用Avalon-ST直通接口的实现方法，可以在fpga上实现(rapidio altera)

用VHDL语言实现QPSK调制功能和解调功能,(Using VHDL language features QPSK modulation and demodulation functions,)

说明：  qpsk的fpga实现，包含调制和解调部分，使用verilog语言(FPGA implementation of QPSK)

无线通信FPGA实现的代码 有matlab和verilog(FPGA implementation of wireless communication code matlab and verilog)

本代码仿真了WCDMA小区搜索。cell_search_cpich scramble wcdmasource(This code emulation WCDMA cell search. cell_search_cpich scramble wcdmasource)

Code developed in classroom