脉冲宽度调制，编码，包括QuartusII和ModelSim工程…

四进制计数器模块，使用VHDL语言编写，在ISE8.1中经过测试的模型-quaternary counter module, the use of VHDL language, in which ISE8.1 tested model

关键词：清华大学计算机系 计算机组成原理大实验 多周期cpu工程源码，内含中断，串口，以及31个指令的实现，读写内存，控制器，ALU，寄存器，分频等模块，小作业什么的可以直接从里面摘抄，为学弟学妹造福(Keywords: Department of Computer Science Computer Composition Principle experimental multi-cycle the cpu Engineering source for the benefit of mentees)

一篇比较好的spi接口的vhdl实现的参考-A relatively good spi interface realize VHDL reference

说明：  iic总线挂接在amba的apb总线上，标准接口，verilog代码的实现(iic bus attached to the amba' s apb bus, standard interfaces, verilog code implementation)

数字信号除了的FPGA实现的Verilog源代码，之前发过一份是VHDL，各有所需吧，需要的看看吧(Digital signal in addition to the realization of the FPGA Verilog source code, send before a is VHDL, each have need it, need to look at it )

扰码器的FPGA实现，选择的扰码器规格为15位移位寄存器。(FPGA scrambler, scrambler specifications for a 15 bit shift register.)

verilog HDL编写的出租车计费系统-verilog HDL prepared Taxi Accounting System

VHDL产生时钟50分频程序，供初学者参考-VHDL generated clock frequency of 50 procedures, the reference for beginners

Synopsys 帮助文件 version 200205-Synopsys sold version 200205

应用背景电子自动售货机使用FPGA。 ；使用简单的Verilog仿真，我们可以很容易地实现硬件设计在我们的现实生活环境满足效率问题，成本和透明度。通过使用基于FPGA的EVM关键技术电子自动售货机使用FPGA