脉冲宽度调制，编码，包括QuartusII和ModelSim工程…

说明：  iic总线挂接在amba的apb总线上，标准接口，verilog代码的实现(iic bus attached to the amba' s apb bus, standard interfaces, verilog code implementation)

ad9361 matlab驱动代码，运行此代码可在matlab中控制AD9361(AD9361 matlab driver code, running this code can control AD9361 in MATLAB)

介绍了如何用vhdl语言实现处理器的spi接口-Describes how to use VHDL language processor spi interface

串口程序，基于VHDL 的，很好的程序 快下吧-Serial procedures, based on VHDL, and a very good program, are you fast

DES加密算法的VHDL实现,采用流水线技术实现(The VHDL implement of DES encrypt algorithmic)

应用背景BCH码是一种流行的用于存储和传输系统中使用的纠错码。它增加了一些冗余检查数据到原始数据帧，冗余数据长度取决于校正能力，和所有计算进行在伽罗华域，适用于FPGA。关键技术编码：线性反馈移位寄存器解码器：1。证算有2×T-1型要求。首先得到奇数阶的。计算时间不一多项式分裂。都有生成多项式和多项式T T特征多项式。接收到的数据分别由T多项式分，上对应于2×T-1电力原始元素综合征，是从1到T。其次，即使顺序综合征的计算奇数的2。误差位置多项式计算误码位置多项式是由无逆的BM算法计算。计算迭代最多2×t-1时刻。定义为综合征的顺序是2×T-1。定义V是错误位置多项式的阶为2×T-1。有一些变量在计算。3.error位置搜索中国搜索的方法来找到错误的位置。每一个元素放在伽罗瓦域为该错误位置多项式，如果其结果等于零，则该元素对应于误差位置。搜索可以进行并行以缩短运行时间。

伪随机序列FPGA 通过仿真 M3000(Pseudo-random sequence M3000 FPGA simulation)

usb1.1的设备控制器IP核，是用verilog硬件描述语言写的-USB1.1 IP core for device control, written with hardware describing language of Verilog.

SDIO slave, written in verilog, does not support SPI mode.

picoblaze实现串口通信...难道一定要20个字吗?-implement uart communication base on picoblaze