四进制计数器模块，使用VHDL语言编写，在ISE8.1中经过测试的模型...

cycloneII ep2c5 ep2c8

具有先进后出的堆栈功能。此LIFO堆栈具有两个按键（write， read），按下write键后，开始输入数据data0-data3；按下read键后，7段数码管开始倒序显示data3-data0（十进制）。 高级要求（可选）： 按下write键，VGA显示“Write”字样，并同时显示输入数据；按下read键，VGA显示“Read”字样，并同时显示输出数据。

特权同学主讲的FPGA设计的时序约束专题（STA部分）(Speaker privileged classmates timing constraints for FPGA design topics (STA section))

xilink DPD V6.0 IP Core design example

a program which divides the clock by 3

ahb to apb master and slave

4*4按键扫描电路，用数码管显示0~F，基于VHDL语言设计，包括按键扫描，数码管扫描，数码管显示，按键消抖等代码

file_read vhdl code provide by my teacher for reading file into FSM-file_read vhdl code

16b20b encoder and decoder

Mano s cpu for Man s instructions