登录
首页 » Verilog » 吠陀乘数32位

吠陀乘数32位

于 2023-04-01 发布 文件大小:325.63 kB
0 148
下载积分: 2 下载次数: 1

代码说明:

高速32位吠陀乘数使用吠陀数学设计。这有一个比其他类型的乘法器,非常少的延迟。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 温度传感器TMP121控制代码——Verilog
    温度传感器TMP121控制代码——Verilog产品验证过
    2022-04-07 02:35:55下载
    积分:1
  • polynomial_compute
    我自己当初用来求解arctan 暂时没有搞成ip形式 搞好了还要传git 这个代码还没有搞好,因为急需要下载东西 如果感兴趣可以联系我 邮件(this is a not full wrappered code very crude use chebyshev to caculate arctan function i m urgent to download a model from pudn so i do this.)
    2019-05-31 23:25:00下载
    积分:1
  • SDRAM Verilog仿真模型mt48lc4m32b2
    镁光SDRAM Verilog仿真模型 Company:  Micron Technology, Inc. Model:  MT48LC4M32B2 (1Meg x 16 x 4 Banks) Description:  Micron 128Mb SDRAM Verilog model
    2022-11-19 17:45:04下载
    积分:1
  • 测试图_彩条-可以改分辨率
    verilog实现的测试图,可设置分辨率。彩条发生器产生的由三基色、三补色以及黑白八种颜色按照亮度递减的顺序,从左至右依次排列的,竖条纹标准测试信号。 白——黄——青——绿——紫——红——蓝——黑;
    2022-10-14 20:25:03下载
    积分:1
  • DPD_project
    预失真算法中,包络解波部分的verilog代码,有部分错误(envelope calculation of DPD algorithm ,verilong HDL language)
    2014-04-26 15:45:21下载
    积分:1
  • USART1—USART1指令控制LED灯
    说明:  stm32f103 usart 控制led灯(STM32F103 USART control LED)
    2020-08-20 15:37:52下载
    积分:1
  • Booth乘法器
    本文提出了一种有效的改进设计方法
    2022-05-17 13:32:38下载
    积分:1
  • 原创verilog_16bit_risc_cpu,带相关PPT和testbench
    原创verilog_16bit_risc_cpu,带相关PPT和testbench尚未进行冲突处理,代码还比较简单,方便新人学习,毕竟处理冲突后代码将会复杂很多。 继续关注我吧! 等我做好优化和冲突处理后,还会放出来,现在已经想好思路了,就差通宵敲代码和调试了。 给我动力,我就可以翱翔蓝天!
    2022-01-26 02:40:38下载
    积分:1
  • FPGA_Book_cd
    《无线通信FPGA设计》包含的所有例子源码,包括matlab仿真和verilog源码,本书内容还是非常丰富的,涉及无线通信领域各个方面。不过对于一些比较新的技术,其FPGA实现部分过于简略,难以在工程中实用化。(" Wireless FPGA Design" contains all the examples source code, including the matlab simulation and verilog source code, the contents of this book is still very rich, involved in all aspects of the field of wireless communications. But for some relatively new technology, some of its FPGA implementation is too brief, it is difficult in practical engineering.)
    2009-10-26 14:50:33下载
    积分:1
  • CSCC标准下的RS码译码器的FPGA实现
    CSCC标准下的RS(255,223)码的译码器设计,采用verilog语言编程实现,在软件QUARTUS II 9.0环境下仿真通过,并在CYCLONE IV系列开发板调试通过。
    2022-03-24 22:23:12下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载