登录
首页 » VHDL » 自动识别行人有无的交通灯

自动识别行人有无的交通灯

于 2023-03-06 发布 文件大小:49.57 kB
0 135
下载积分: 2 下载次数: 1

代码说明:

应用背景交通信号灯,自动检测有无行人,根据检测的状态来调节灯的状态,完整VHDL代码外加模拟仿真时序图关键技术 设计一个交通信号灯,有A、B两条路,装置自动检测A路口和B路口是否有人,RST信号能够将交通灯的状态置到A路绿灯亮,B路红灯亮,5秒钟检测一个状态,当A路口有人时,A路绿灯保持,每隔5秒检测一次,当A路口没有人了,绿灯变为黄灯,5S后再变为红灯,同时B路口变为绿灯,再5S后检测B是否有人,有人保持绿灯,没人变为黄灯,再变为红灯,依次进行~~

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • A-law Encoder (VHDL)
    2022-01-21 03:32:31下载
    积分:1
  • 并行通信代码(调试通过)
    并口通讯代码 并口通讯代码(调试通过) --该代码目前能实现单个字节的收发-Parallel communications code (debugging through)-- The code can now achieve a single byte of Transceivers
    2022-05-20 22:29:56下载
    积分:1
  • IIC controller for Sopc Builder
    IIC控制器 for Sopc Builder-IIC controller for Sopc Builder
    2022-05-21 02:21:43下载
    积分:1
  • FIFO
    Simulation and Synthesis Techniques for Asynchronous FIFO Design
    2013-08-27 16:07:08下载
    积分:1
  • Complete-RAM
    ram 64KB designed by haneesh in verilog
    2011-07-15 00:57:01下载
    积分:1
  • AXI-full
    axi协议中的full子协议,可用于直接访问zynq器件的ddr器件。(The full sub protocol in the Axi protocol can be used to direct access to the DDR device of the zynq device.)
    2018-03-15 10:40:55下载
    积分:1
  • dds算法的fpga实现 altera 根据不同设置,输出不同频率的信号源...
    dds算法的fpga实现 altera 根据不同设置,输出不同频率的信号源-dds algorithm to achieve fpga set according to different altera, the output of the signal source at different frequencies
    2022-03-02 02:14:19下载
    积分:1
  • regress-900055
    The Date prototype object is itself a Date object (its [[Class]] is "Date") whose value is NaN.
    2013-12-27 00:29:58下载
    积分:1
  • verilog代码uart传输
    通过UART进行的低功耗低成本的数据传输TEQ再检查一下它,一旦它的writen用Verilog语言而且它是基于一个协议,你要指定更好的沟通自己的规则
    2022-01-30 23:50:40下载
    积分:1
  • this come from alter ,you can look and find it on line about jtag.
    this come from alter ,you can look and find it on line about jtag.
    2022-04-26 20:24:26下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载