buffer for in/out data.

Learning Verilog Chinese Version Part 8

说明：  Matlab to hdl code for Least_square testbench

G.hnMAC层功能代码，实现了MPDU的资源调度(G.gn MAC codeG.gn MAC codeG.gn MAC code)

记忆是目前在大比例的所有数字系统中数字计算机的主要组成部分。记忆是征收流转税的二进制存储单元能够存储的二进制信息。除了这些细胞，内存包含用于存储 andretrieving 信息的电子线路。从内存中的 0 和 1 的形式，可以检索的信息。半导体存储器通常被认为是数字逻辑系统设计中的 mostvital 微电子组件。Semiconductormemories 的特点作为挥发物和不挥发物的内存设备。

This is a running 10 bit led on VHDL code including switch to shift from increasing or decreasing

fir在dspbuilder下产生VHDL源码及其测试激励文件时的matlab模型,在modelsim下仿真通过-fir in dspbuilder VHDL source code under test and document the incentive mat lab model, the simulation under through modelsim

i2c core : i2c master top

74hc595 driver 8 led

Digital Design and Modeling with VHDL and Synthesis

基于FPGA的交通灯代码，VHDL语言书写。适合新手学习vhdl语言时使用(FPGA-based traffic light code, VHDL language writing. Suitable for novice learning vhdl language used when)