登录
首页 » VHDL » 2004 SNUG of systemverilog

2004 SNUG of systemverilog

于 2022-09-09 发布 文件大小:75.83 kB
0 176
下载积分: 2 下载次数: 1

代码说明:

2004 SNUG of systemverilog

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • grlib-gpl-1.1.0-b4108
    gaisler公司在2011年发布的的leon3的源代码!(source code of leon3 )
    2012-05-12 00:12:20下载
    积分:1
  • rc5 算法的 fpga 实现
    从历史上看制定,以确保邮件上,保密今天加密是信息的使用更广泛禁止访问或修改敏感数据和确保保密的计算机应用程序,所以密码学是一门研究的科学方面的科学这些技术 (加密和密码) 和它本质上基于算术 [1]。加密自成立以来,技术已发展: 现代加密使用的现代计算机的能力。自由计算机处理的数据只是作为数字 (比特)替换和换位方法仍然是但现在仅用于两个主要因素 (0 和 1)。因此,加密已适应我们时代的进步通过放弃现代方法的老方法。越来越多地使用数字图像的加密之后的演变中的通信技术数字世界,这就需要安全付费电视、 像医学成像系统的传输保密视频会议、 等 [2]。很多的加密算法出现以确保如 DES,RSA 等信息的编码。然而,这些加密方案似乎不理想对图像应用中,由于某些固有特征图像 (如数据容量和冗余量大,其中是烦恼的传统加密 [3]。此外,这些加密方案上需要额外的操作,压缩的图像数据,从而要求长计算时间和高的计算能力。提出了 RC5 和 RC6 块密码进行加密通过使用简单的算术运算符的信息,数据依赖的旋转。两个两个的分组密码算法是由 RSA 安全 (RC5 夏莱维斯特设计在 1995 年和 1998 年的 RC6) [4] [5]。"钢筋混凝土"首字母缩写词代表"Ron 的代码"或"Rivest 的密码"。它具有有一个数据块"w",大量的优势舍入"r"和密钥长度"b"变量。
    2023-01-29 13:00:04下载
    积分:1
  • DCM_SP
    数字时钟管理器,xilinx公司开发板集成时钟,实现分频、倍频等功能。(Digital clock managers, xilinx development board integrated clock divider, multiplier, and other functions.)
    2021-02-19 09:59:44下载
    积分:1
  • 系统设计
    基于数码管独立显示和三色灯的交通指示系统设计(Design of Traffic Indicator System Based on Digital Tube Independent Display and Tri-color Lamp)
    2020-06-21 02:00:01下载
    积分:1
  • ep9351_read_reg
    ep9351芯片的一个读取寄存器的测试程序,因为他的读取方式跟别的i2c设备不同,所以重新封装了一些i2c读写的接口。(one read ep9351 chip registers testing procedures, because he read i2c device with another different way, so repackaging some i2c interface to read and write.)
    2015-06-08 10:18:54下载
    积分:1
  • FPGA使用串口实现字节拼接传输更大的数据
    FPGA使用串口实现字节拼接传输更大的数据,通过修改代码可以实现任意字节的拼接,并通过自己设定通信协议可以实现与STM32的通信,达到简单而又高效率的通讯效果
    2023-03-07 05:50:03下载
    积分:1
  • 用于FPGA的反Z变换算法的Verilog代码。可用于JPEG及MPEG压缩算法。...
    用于FPGA的反Z变换算法的Verilog代码。可用于JPEG及MPEG压缩算法。-FPGA for the anti-Z transform algorithm of Verilog code. Can be used in JPEG and MPEG compression algorithms.
    2022-02-25 16:18:57下载
    积分:1
  • 两个例子提醒我们如果我们要使用锁存器则不需要任何操作,如果我们想避免锁存器的话,我们要让这个元器件的每一个可能条件赋予一个值...
    两个例子提醒我们如果我们要使用锁存器则不需要任何操作,如果我们想避免锁存器的话,我们要让这个元器件的每一个可能条件赋予一个值-signal or variable "" may not be assigned a new value in every possible path through the Process Statement
    2022-05-22 18:34:33下载
    积分:1
  • 110819_1
    基于sopc的lcd时钟,开发工具为nios ii和quartus ii9.0(Based on sopc the lcd clock, development tools for the nios ii and quartus ii9.0)
    2011-08-22 10:28:50下载
    积分:1
  • VHDL的食谱
    The VHDL Cookbook First Edition July, 1990 Peter J. Ashenden Dept. Computer Science University of Adelaide South Australia
    2023-02-13 13:30:04下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载