登录
首页 » VHDL » Embedded CPU and FPGA

Embedded CPU and FPGA

于 2022-01-26 发布 文件大小:48.74 kB
0 158
下载积分: 2 下载次数: 1

代码说明:

以嵌入式CPU和FPGA为基础的嵌入式系统架构-Embedded CPU and FPGA-based embedded system architecture

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • microcoded_TB
    its a verilog code for microcoded tb
    2010-03-16 00:21:39下载
    积分:1
  • 用VHDL和约翰逊状态编码状态的有限状态机
    An FSM using VHDL and Johnson state encoding for states
    2022-04-27 12:30:31下载
    积分:1
  • ex4
    statemachine project for my school
    2011-12-02 21:07:27下载
    积分:1
  • 445.FPGA CNN
    说明:  vhdl cnn 您的帐号尚未开通,请上传编程资料开通或在线付费马上开通(vhdl cnnCategory: verilog All Download: FPGA_Based_CNN-master.zipSize:2.30 MB FavoriteFavorite Preview code View comments Description family:-app...)
    2020-02-08 11:45:08下载
    积分:1
  • VHDLRS232Slave
    本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控 //制器,10个bit是1位起始位,8个数据位,1个结束 //位。串口的波特律由程序中定义的div_par参数决定,更改该参数可以实 //现相应的波特率。程序当前设定的div_par 的值是0x145,对应的波特率是 //9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间 //划分为8个时隙以使通信同步. //程序的工作过程是:串口处于全双工工作状态,按动key1,FPGA向PC发送“21 EDA" //字符串(串口调试工具设成按ASCII码接受方式);PC可随时向FPGA发送0-F的十六进制 //数据,FPGA接受后显示在7段数码管上。 //视频教程适合我们21EDA电子的所有学习板(this is a base vhdl for uart progarm.)
    2013-08-22 10:42:06下载
    积分:1
  • bcd_to_dec
    VHDL code for converting BCD to Decimal
    2018-02-13 09:45:16下载
    积分:1
  • coasess.tar
    register file in vhdl and alu
    2009-12-24 15:03:08下载
    积分:1
  • 开发系统上采用的时钟信号的频率是20MHz,可分别设计计数器对其计数,包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出,这样就构成了一个电子日历和时钟...
    开发系统上采用的时钟信号的频率是20MHz,可分别设计计数器对其计数,包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出,这样就构成了一个电子日历和时钟的模型。为了可以随意调整计数值,还应包含设定计数初值的电路-Development system using the clock signal frequency is 20MHz, the design can be counter to its count, including seconds, minutes, hours, days, weeks, months and years. At every level to show the output, thus constitutes an electronic calendar and clock models. Can also adjust the order value, should also be included in setting the initial count circuit
    2022-08-07 06:47:58下载
    积分:1
  • VGA控制器的VHDL,得出3条线
    vga controller vhdl, it draws 3 lines -vga controller vhdl, it draws 3 lines
    2022-01-25 16:45:25下载
    积分:1
  • lic_Xilinx_ISE_Vivado
    这是Xilinx ISE 14.X以及vivado、vivado_hls的license,亲测可用(Xilinx ISE 14.x vivado, vivado_hls license, pro-test available)
    2013-04-26 14:51:09下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载