用AHDL语言编写,MAXPULS开发.通信不受外部时钟速率和数据字节数目限制....

基于Basys3的数字钟实例，主要用于Basys3、vivado开发环境入门。源码使用VerilogHDL(Based on digital clock instance Basys3, mainly for Basys3, vivado development environment started. Use Code VerilogHDL)

基于FPGA的快速中值滤波算法,主要使用的语言是verilog 本文没有程序(FPGA-based fast median filtering algorithm, the main language used in this article does not process verilog)

verilog file , FPGA controll vga display- verilog file , FPGA controll vga display

说明：  一个走马灯的程序,可以按照要求一个一个往后面按顺序点亮(A program for the lantern can be lit one by one according to the requirements.)

用于FPGA的huffman算法的HDL编码，包括VHDL及Verilog代码。可用于JPEG及MPEG压缩算法。(The huffman algorithm for FPGA HDL coding, including VHDL and Verilog code. Can be used in JPEG and MPEG compression algorithms.)

K9HCG08U1D K9PDG08U5D K9LBG08U0D K9MDG08U5D 三星 4G 8G 16G nand资料-K9HCG08U1D K9PDG08U5D K9LBG08U0D K9MDG08U5D Samsung 4G 8G 16G nand datasheet

此程序完成了FLASH的擦除，读写的功能，并通过USB芯片FT245传送到PC...............................................................................................................................................................................................

基于fpga的交织编码器设计，主要讲叙如何在fpga上实现交织编码器。-something about turbo。

本项目接收高清 sdi 广播的视频，并将其转换为 HDMI 接口的显示器上显示。 这个项目只需要 20 位的视频数据和从它和使用标志首先 YCbCr 视频数据转换为 RGB 数据，然后编码到 HDMI 提取时间标志。 本模块需要 74.25 MHz 的时钟。