登录
首页 » VHDL » 基于fpga的交织编码器设计,主要讲叙如何在fpga上实现交织编码器。...

基于fpga的交织编码器设计,主要讲叙如何在fpga上实现交织编码器。...

于 2023-02-09 发布 文件大小:1.75 MB
0 163
下载积分: 2 下载次数: 1

代码说明:

基于fpga的交织编码器设计,主要讲叙如何在fpga上实现交织编码器。-something about turbo。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 电子自动售货机
    应用背景电子自动售货机使用FPGA。 ;使用简单的Verilog仿真,我们可以很容易地实现硬件设计在我们的现实生活环境满足效率问题,成本和透明度。通过使用基于FPGA的EVM关键技术电子自动售货机使用FPGA
    2023-07-09 20:30:04下载
    积分:1
  • 51SCMTutorial
    《精彩51单片机教程》适合初学者,很难得(" Discover the 51 SCM Guide" for beginners, very rare)
    2010-09-10 20:26:39下载
    积分:1
  • Hexadecimal to 7 segments
    Hexadecimal to 7 segments
    2022-03-07 14:40:55下载
    积分:1
  • i2c_master_top
    i2c core : i2c master top
    2012-05-23 01:17:22下载
    积分:1
  • tcd1209d
    TCD1209D驱动程序 Verilog语言(TCD1209D driver Verilog language)
    2021-04-08 09:49:01下载
    积分:1
  • cic_dec_8_three CIC 文件的VHDL
    cic_dec_8_three CIC 文件的VHDL-cic_dec_8_threeCIC documents VHDL
    2023-03-30 12:50:03下载
    积分:1
  • Vhdl 语言中 16 位时间域卷积
    卷积是在数字信号处理的常见操作。在此项目中,我创建了自定义电路利用大量的并行机制以提高性能与微处理器相比在 Nallatech 主板上实施。卷积将作为输入信号和 kernell 输出是另一个信号,输出信号的每个元素在哪里乘以内核的与输入信号的相应元素的所有元素组成的产品的总和。16 位无符号整数操作使用、 FPGA 将在 SRAM 中存储的输入的信号并将读取在内核中通过内存映射。
    2023-04-06 14:45:04下载
    积分:1
  • verilog_median_filter
    图像处理的中值滤波器,使用verilog开发环境编程实现。(Verilog development environment programming median filter)
    2016-01-24 16:54:32下载
    积分:1
  • TRY-1516-CSV0115--- SANGEETHA
    VHDL BASED DATA COMPRESSION
    2019-01-01 16:37:53下载
    积分:1
  • LMS算法从opencourse
    本文详细介绍了我们的电气工程项目;
    2022-03-01 15:10:31下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载