基于FPGA的ramtest

VHDL operators basics

说明：  有自己制作的下载器原理图，包含了stlinkv2,XDS100V3,USBBLASTER.原理图和封装，一款多功能下载器。(Have their own production downloader schematic diagram, contains stlinkv2, XDS100V3, USBBLASTER. Schematic diagram and encapsulation, a multi-function downloader.)

基于FPGA的VHDL，can总线控制的设计与实现，在ISE下弄的。(FPGA-based VHDL, can control the design and implementation of the bus, get under the ISE' s.)

verlog通过FPGA实现数字钟，包含时间计数，秒表和闹钟等功能

nova是一个低功耗的H.264/AVC基线解码器，面向移动应用。它是一种专用的、全硬连线的ASIC设计，不使用任何GPP/DSP核心。H.264硬件编码器被设计成一个模块化系统，具有小型、高效、低功耗的组件，可以完成定义良好的任务。设计的主要目的是使一个可伸缩的编码器适用于百万像素的图像，适用于相机头和低功耗录像机。

1024点fft verilog hdl(1024-point fft verilog hdl)

此代码是实现DPA。

I2C MASTER DESIGNED by Verilog

4位全加法器的modelsim工程带testbench(Four full-adder modelsim project with testbench)

卷积码（213）的编译码，VHDL语言编写的整个工程文件，带有仿真结果图。(Convolution code (213) codec, VHDL language of the whole project file with the simulation results shown in Fig.)