登录
首页 » Verilog » DE2_70_D5M_LTM

DE2_70_D5M_LTM

于 2022-07-20 发布 文件大小:192.53 kB
0 155
下载积分: 2 下载次数: 1

代码说明:

DE2_70_D5M_LTM主要是在DE2—70开发平台上的一个视频采集和LTM显示的历程,该平台可以作为图像处理和图像算法的硬件系统,还可以对系统进行改进和扩展,作为视频监控系统等

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • spi_2
    说明:  DAC3283 寄存器初始化,SPI驱动(Dac3283 register initialization, SPI drive)
    2020-03-14 09:56:50下载
    积分:1
  • FFT_64points
    64点的 FFT verilog,它是串行计算的,工作频率不到100M,计算速率很高,里面的层次很清晰。(64-point FFT verilog serial computing, the operating frequency of less than 100M, the calculated rate is high, the level inside is very clear.)
    2021-04-03 11:29:07下载
    积分:1
  • src
    yuv444 与yuv422相互转换verilog语言(yuv444 to yuv422)
    2021-01-20 14:38:41下载
    积分:1
  • edashuzipinlvji
    EDA/VHDL数字频率计,可编程逻辑门阵列,EDA课程设计(EDA/VHDL digital frequency meter, programmable logic gate array, EDA curriculum design)
    2013-04-16 17:00:58下载
    积分:1
  • xilinx-timing-constrains
    ISE时序约束笔记——Global Timing Constraints,这个文档中详细介绍了如何使用ISE中约束工具和原理,对fpga水平提高有很大帮助(In this file , global timing constraints is introduced very clearly. It can really helps)
    2012-04-16 11:08:45下载
    积分:1
  • MCU_V_PWM_16bit
    单片机通过总线,将占空比和频率送到CPLD/FPGA中,并控制PWM输出.采用Verilog HDL语言编写。(Microcontroller by bus, the duty cycle and frequency sent to the CPLD/FPGA in, and control the PWM output. Using Verilog HDL language.)
    2020-10-29 09:19:57下载
    积分:1
  • VHDL-SUBWAY
    基于QuartusII环境下的地铁自动售票系统(Subway auto ticketing system based on QuartusII)
    2011-04-20 09:35:24下载
    积分:1
  • e2prom_rd
    Verilog HDL 读取EEPROM项目的详细构建(Verilog HDL EEPROM read the detailed construction)
    2013-05-25 11:53:20下载
    积分:1
  • 基于Verilog HDL的单周期CPU设计
    基于Verilog HDL 的单周期CPU设计。基于Verilog HDL 的单周期CPU设计。基于Verilog HDL 的单周期CPU设计。基于Verilog HDL 的单周期CPU设计。cpp码
    2022-03-25 17:33:14下载
    积分:1
  • xapp585
    LVDS并行数据传输,来自XILINX官网(LVDS Parallel Data Transfer)
    2020-06-29 08:20:02下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载