登录
首页 » Verilog » DE2_70_D5M_LTM

DE2_70_D5M_LTM

于 2022-07-20 发布 文件大小:192.53 kB
0 160
下载积分: 2 下载次数: 1

代码说明:

DE2_70_D5M_LTM主要是在DE2—70开发平台上的一个视频采集和LTM显示的历程,该平台可以作为图像处理和图像算法的硬件系统,还可以对系统进行改进和扩展,作为视频监控系统等

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • SASX
    Use of Kalman and EKF on two-phase permanent magnet synchronous motor of the state estimate CDCDCDCDCCC
    2020-06-24 11:40:02下载
    积分:1
  • liyuanlnx_IP_PLL
    FPGA锁相环实验: 顶层文件加底层IP文件构成 top中例化ip核pll(Experiment of Phase-Locked Loop Based on FPGA)
    2020-06-22 04:00:01下载
    积分:1
  • 一个8位处理器结构,源码分析
    说明:  关于一个8位处理器的分析,和源代码,VHDL语言设计,经过测试(on an eight processors, and source code, VHDL design, the test)
    2005-12-27 21:39:45下载
    积分:1
  • doc
    e200 riscv open code user guide
    2020-06-15 22:45:01下载
    积分:1
  • LED
    按键控制数码管显示,从0到9显示,八位数码管(Button control digital tube display)
    2017-11-13 20:19:42下载
    积分:1
  • sixlift
    一个数字电路设计:六层电梯自动运行的VHDL程序(a digital circuit:sixlift design)
    2013-05-02 19:31:59下载
    积分:1
  • ofdm
    这是OFDM调制matlab的程序,中间详细描述了调制的过程,希望对大家有用。(This is the OFDM modulation matlab procedures, a detailed description of the intermediate modulation process, I hope useful.)
    2013-09-26 16:20:42下载
    积分:1
  • microsemi
    说明:  microsemi的Libero IDE 软件内部IP核详解(Microsemi's Libero IDE software internal IP kernel details)
    2021-03-31 10:09:09下载
    积分:1
  • Verilog LDPC码
    module LDPC (clk,reset,             data_in, data_in_en,             velocity, /*输入信号码率选择*/             data_out, data_out_en,             indication /*输出信号,第一个127要删除前5成7488,指示第一个127*/                );input   clk,reset;input   data_in,data_in_en;input[1:0]  velocity; //码率选择信号output[126:0]   data_out;output  data_out_en;output  indication;
    2023-08-01 22:05:03下载
    积分:1
  • shumagua
    通过数码管和单片机的组合 制作成的数码管时钟程序(Through the combination of digital control and made ​ ​ into a single-chip digital clock program)
    2013-10-27 12:30:04下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载