登录
首页 » Verilog » 基于Verilog的IIC协议的实现

基于Verilog的IIC协议的实现

于 2022-04-25 发布 文件大小:2.42 kB
0 160
下载积分: 2 下载次数: 1

代码说明:

用Verilog代码来实现iic协议,主要是通过两个按键来控制读写命令,读取的数据最后用数码管显示出来,代码里面有很详细的注释和说明。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • asynchronous-clock-boundary
    一个关于跨越异步时钟边界传输数据的解决方案(The solution of transfering data across asynchronous clock boundary.)
    2011-12-21 14:30:54下载
    积分:1
  • 007
    给大家上传一本非常好的关于verilog-hdl的电子书,实用,易懂,易学。此为第七章(Give us a very good upload on verilog-hdl of e-books, practical, easy-to-understand, easy to learn. This is the Chapter VII)
    2008-04-22 16:53:33下载
    积分:1
  • 3P3_wimdow
    图像插值算法,窗口为3*3,用于图像的除去死点,以及提高清晰度或者使图像柔和(3*3 window)
    2012-02-28 15:36:02下载
    积分:1
  • ov7670数据读取
    一个利用nios配置好ov7670和lcd以后,然后在用verilog读取ov7670里的数据直接送到tft上显示,
    2022-02-03 19:49:15下载
    积分:1
  • 吠陀乘数使用拟议的 4 位加法器-(URDHVA TIRYAKBHYAM)
    吠陀乘数花更少的时间来执行使用的 URDHVA TIRYAKBHYAM 算法从吠陀 》 的乘法晒版程序自动完成。这个源代码是 4 X 4 吠陀乘数使用拟议的 4 位加法器
    2022-02-03 08:53:04下载
    积分:1
  • raised-cosine-filter
    代码实现了一个根升余弦成型滤波器,2PAM信号通过此成型滤波器,并且匹配接收,画出了发送和接收波形,验证了代码的正确性。(The code designs a root raised cosine filter,2PAM signal transmitted through the filter and matched using the same filter, I plot the transmitted signal and received signal to verify the correctness of the code.)
    2012-11-09 21:59:53下载
    积分:1
  • sobel
    这是本人自己编写的可用于256*256大小的图像进行sobel边缘检测的vhd文件,可在QuartusII或MaxplisII下综合和仿真,并在FPGA上测试过。可以进行修改支持其他大小图像的sobel边缘检测,同时还可以实现其它的图像模块化处理算法,例如高斯滤波,平滑等。(this is my own preparation for the 256* 256 size of the image segmentation Edge Detection vhd document in the next QuartusII or MaxplisII integrated and simulation, and the FPGA tested. Can be adapted to support other size image segmentation edge detection, It can also achieve other modular image processing algorithms, such as Gaussian filtering, smoothing and so on.)
    2020-07-09 21:08:55下载
    积分:1
  • Verilog HDL 频率可调的任意波形发生器
    Verilog HDL数字系统设计项目,频率可调的任意波形发生器,可以输出正弦波、方波、三角波和反三角四种波形(Verilog HDL digital system design projects, adjustable frequency arbitrary waveform generator can output sine wave, square wave, triangle wave and the anti-triangular four waveform)
    2011-05-08 03:21:34下载
    积分:1
  • 用Verilog做的SD卡控制器(有详细的注释)
    SDIO 接口,实现SD卡的控制器功能,带有详细的注释(SDIO Interface,to realize the controller of SD Card,and have detail description.)
    2020-06-16 22:00:01下载
    积分:1
  • Get-20-point
    this program get 20 point from user and draw functions.
    2014-01-09 03:25:06下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载