登录
首页 » Verilog » 小灯测试代码

小灯测试代码

于 2022-02-28 发布 文件大小:226.01 kB
0 159
下载积分: 2 下载次数: 1

代码说明:

使用Verilog语言编写小灯测试代码,能实现流水灯的功能,代码简单易懂,很适合初学者学习和验证。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • lcd-ip-core
    LCD 驱动的IPCORE,可用于alteraFPGA(LCD driver IPCORE, can be used to alteraFPGA)
    2011-02-15 11:34:38下载
    积分:1
  • FPGA数码管时钟显示
    FPGA时钟显示程序,可以按照正常的时间,频率可调,数码管显示00-00-00,中间的-可改。只要采用嵌套的循环结构实现
    2022-03-18 09:57:48下载
    积分:1
  • verilog rgb_yuv
    AD8176的控制verilog编写,可实现RGB的自由切换,16通道进,9通道输出。
    2022-01-22 16:34:08下载
    积分:1
  • project1
    音乐计算器的设计与实现。完成加减与或比较计算,能显示进位借位零位,能根据结果的正负发出两首不同的音乐。(Design and implementation of music calculator. Complete addition and subtraction and comparison calculation, can display carry and borrow zero, can send out two different music according to the positive and negative results.)
    2020-08-16 23:38:25下载
    积分:1
  • zhinengchezaishipingxitong
    设计了车载视频显示系统,设计了基于FPGA系统结构的车载视频显示电路板,利用FPGA显示视频控制,采集通道时许控制等。(The on-board video display system design, design the system structure based on FPGA video shows the circuit board, using the FPGA show video control, acquisition channel make control, etc )
    2011-12-08 15:37:21下载
    积分:1
  • matlab-performence
    图像降噪GUI界面,用到butterworth滤波器,中值滤波器和维纳滤波器,仅供参考。(noise reduction using media filter )
    2013-05-03 10:46:05下载
    积分:1
  • aynchronous fifo 项目
    先入先出 (FIFO) 内存结构广泛用于缓冲处理块之间的数据传输。高性能、 高复杂度数字系统越来越多地被要求不同的模块之间传输数据,甚至不相关的时钟频率。双时钟 FIFO 是一个更复杂的函数,可提供高速数据缓冲对于异步时钟域应用程序。建议的设计利用了一种有效的内存数组结构,并可以运行在应用程序中存在多个时钟周期的延迟时间的地方。它还包括一个可配置的同步电路,同步异步信号 FIFO 内。
    2022-04-30 19:05:35下载
    积分:1
  • 电梯控制器
    这个项目的目的是要为想要建立时序控制电路的数字化设计实验提供一个模型。设计的电路模拟电梯的运作。仿真器有输入来控制电机,其方向、 门、 灯等。它还具有输出信号调用按钮、 液位传感器和安全。使用 Verilog 硬件描述语言和使用四个 22V10 小的可编程逻辑器件 (学童) 实现,设计的电路。提供了三级安装示例电梯控制器。
    2023-06-13 14:05:03下载
    积分:1
  • VHDLRS232Slave
    本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控 //制器,10个bit是1位起始位,8个数据位,1个结束 //位。串口的波特律由程序中定义的div_par参数决定,更改该参数可以实 //现相应的波特率。程序当前设定的div_par 的值是0x145,对应的波特率是 //9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间 //划分为8个时隙以使通信同步. //程序的工作过程是:串口处于全双工工作状态,按动key1,FPGA向PC发送“21 EDA" //字符串(串口调试工具设成按ASCII码接受方式);PC可随时向FPGA发送0-F的十六进制 //数据,FPGA接受后显示在7段数码管上。 //视频教程适合我们21EDA电子的所有学习板(this is a base vhdl for uart progarm.)
    2013-08-22 10:42:06下载
    积分:1
  • 二进制神经网络(BNN)bnn-fpga-master
    说明:  bnn-fpga是FPGA上CIFAR-10的二进制神经网络(BNN)加速器的开源实现。 加速器针对低功耗嵌入式现场可编程SoC,并在Zedboard上进行了测试。 在编写CIFAR-10测试集中的10000张图像时,错误率是11.19%。(bnn-fpga is an open-source implementation of a binarized neural network (BNN) accelerator for CIFAR-10 on FPGA. The architecture and training of the BNN is proposed by Courbarieaux et al. and open-source Python code is available. Our accelerator targets low-power embedded field-programmable SoCs and was tested on a Zedboard. At time of writing the error rate on the 10000 images in the CIFAR-10 test set is 11.19%.)
    2020-07-27 07:02:34下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载