登录
首页 » Verilog » GPS 码 nco 码跟踪环累加模块设计

GPS 码 nco 码跟踪环累加模块设计

于 2022-02-03 发布 文件大小:1.83 kB
0 236
下载积分: 2 下载次数: 1

代码说明:

GPS code nco(GPS接收机,基带处理模块中累加模块设计代码,用于码跟踪环。代码设计巧妙,避免了消耗FPGA中比较稀缺的硬件乘法器资源)

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • jiaotongdeng
    交通灯通过数码管显示,几种模式可调,还可以时间可设,适合初学者入门参考学习。(LED traffic lights can be set to several modes adjustable time beginners reference ~ ~ ~)
    2013-08-25 10:02:34下载
    积分:1
  • taxione
    说明:  基于VHDL出租车的设计,实现开动、停止的收费功能。(VHDL-based cab design, implementation and running, stop the charging function.)
    2010-04-25 14:33:58下载
    积分:1
  • Double_Pulse_Test
    利用VHDL语言描述出一个双脉冲,可任意设置两脉冲长和中间时间间隔。(A double pulse is described in VHDL language, and the two pulse length and the intermediate time interval can be arbitrarily set.)
    2020-11-22 12:29:35下载
    积分:1
  • 1
    说明:  VGA图像显示,可实现图片和实现移动功能(VGA image display, enabling images and moving functions to achieve)
    2014-07-03 11:17:12下载
    积分:1
  • cntl_ddr3(xilinx)
    xilinx ddr3最新VHDL代码,通过调试(xilinx ddr3 latest VHDL code through debugging)
    2007-12-05 23:03:10下载
    积分:1
  • cnt60
    六十进制计数器,VHDL编写的计数器,本科电子的可能有些实验可以用到(counter Possible experiments of undergraduate electronics can be used)
    2021-04-07 11:59:01下载
    积分:1
  • xilinx_edk_9.2_crack
    xilinx edk 9.2 破解器/注册机(xilinx edk 9.2 crack)
    2021-03-29 15:09:10下载
    积分:1
  • 执行高速度低功率组合和时序电路使用可逆逻辑
    摘要可逆逻辑本身是一个突出的、具有重要意义的技术,在这一技术中起着重要的作用
    2022-07-24 10:08:03下载
    积分:1
  • juanji
    说明:  采用vhdl语言编写的卷积编码(2.1.7),通过调试可直接下载使用(Convolution using vhdl language code (2.1.7) can be directly downloaded through the use of debugging)
    2010-03-31 17:55:07下载
    积分:1
  • ReliabilityByFORM
    first order reliability method
    2014-07-21 16:59:32下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载