-
Verilog 编写的ISP1362的控制器IP核,altera公司DE2系统中的源程序
Verilog 编写的ISP1362的控制器IP核,altera公司DE2系统中的源程序-Verilog prepared ISP1362 controller IP core, altera company source DE2 System
- 2022-07-27 16:33:17下载
- 积分:1
-
Am29LV160D
Am29LV160D数据基本知识手册,基本原理及工作方式。(Am29LV160D Data basic knowledge Manual, the basic principle and ways of working.)
- 2013-06-05 19:26:08下载
- 积分:1
-
对16×16次VHDL实例,如果需要详细的请让我知道
VHDL examples for 16x16 times, if need detail pls let me know
- 2022-04-08 01:26:55下载
- 积分:1
-
pcm
利用VHDL语言和模块化设计实现PCM编译码的功能,整体工程和代码全有。(PCM encode and decode by VHDL in Quartus2. )
- 2020-11-02 10:39:53下载
- 积分:1
-
ALTERA关于CCD的一些verilog程序,都通过运行无误的。
ALTERA关于CCD的一些verilog程序,都通过运行无误的。-ALTERA on a number of Verilog CCD procedures, both by running unmistakable.
- 2022-06-17 09:45:06下载
- 积分:1
-
DDS_signal_genarator
这是一个利用verilog语言编写的信号发生器的例子,值得参考(this is a code about signal generator by VIERILOG LANGUAGE!)
- 2013-12-23 10:12:52下载
- 积分:1
-
程序采用VHDL:频率合成DDS主要调用LPM,
程序用VHDL实现:
频率合成,DDS
主要调用LPM-procedures using VHDL : frequency synthesis, DDS major call LPM
- 2023-07-07 03:20:03下载
- 积分:1
-
zedboard
xilinx的zed板详细开发资料,对初学者和开发人员都有帮助(The Xilinx zed board detailed development information, helpful for beginners and developers)
- 2013-04-22 16:44:31下载
- 积分:1
-
I2C MASTER
I2C verilog code
I2C僅使用兩個雙向開漏線,串列資料線(SDA)和串列時鐘線(SCL),上拉了電阻。使用的典型電壓是+5 V或+3.3 V(雖然其他電壓系統也是允許的)。
在I2C參考設計中,使用7位或10位(取決於所使用的裝置)位址空間。普通I2C匯流排速度為100 kbit / s的標準模式和10 kbit / s的低速模式,但任意低時脈速率也是允許的。 I2C的最新修訂可以承載更多的節點,並以更快的速度執行[b]。這些速度被更廣泛地使用在嵌入式系統中而不是PC上。I2C也有其他的特性,例如16位元尋址。(I2C verilog code
I2C (Inter-Integrated Circuit))
- 2019-03-20 19:25:23下载
- 积分:1
-
verilog-montgomery-RSA
基于Montgoery 算法的RSA,FPGA verilog 实现,有测试文件(Based on Montgoery algorithm for RSA,FPGA verilog implementation,bench file)
- 2021-04-27 20:28:44下载
- 积分:1