登录
首页 » VHDL » ATSC发送端部分,ATSC标准特有的TCM编码,共6个文件,包含tb文件,已通过仿真,没有问题,verilog代码...

ATSC发送端部分,ATSC标准特有的TCM编码,共6个文件,包含tb文件,已通过仿真,没有问题,verilog代码...

于 2022-03-11 发布 文件大小:5.63 kB
0 147
下载积分: 2 下载次数: 1

代码说明:

ATSC发送端部分,ATSC标准特有的TCM编码,共6个文件,包含tb文件,已通过仿真,没有问题,verilog代码-ATSC transmitter, the ATSC standard TCM unique coding, a total of six documents, tb-contained documents, had passed through simulation, no problem, verilog code

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 2581
    Complex of three-point Gauss-lengend the Formula pi, Including orbital maneuvering simulation, initial orbit calculation, University of numerical analysis algorithms.
    2017-09-03 10:42:39下载
    积分:1
  • 16bit-Mulitiplier-Verilog-procedure
    这是一个16位乘法器Verilog程序,包括有符号位和无符号位乘法器(This is a 16-bit multiplier Verilog program, including the sign bit and no sign bit multiplier)
    2012-12-25 11:33:48下载
    积分:1
  • matlabfile
    many matlab code with Fftseq ,uniform to gauss AM DSB FM modulation
    2009-12-20 14:06:57下载
    积分:1
  • 通过vhdl实现ls138硬件功能 通过vhdl实现ls138硬件功能
    通过vhdl实现ls138硬件功能 通过vhdl实现ls138硬件功能 -the description of ls138 in vhdl
    2022-07-14 19:56:28下载
    积分:1
  • A basic SDH transmission module STM
    一个SDH中最基本传输模块STM-1的帧头检测器,verilog编程实现-A basic SDH transmission module STM-1 Header detector, verilog Programming
    2022-02-07 03:42:51下载
    积分:1
  • VHDL语言,设计一个在DE2平台的8个七段数码管上循环显示HELLO的程序
    VHDL语言,设计一个在DE2平台的8个七段数码管上循环显示HELL0的程序,采用按键控制循环的速度,慢速循环时间间隔为1S,快速循环时间间隔为200ms。(VHDL language, design a platform in the DE2 8 segment digital tube display HELL0 program cycle, the speed control loop using keys, slow cycle time interval for the 1S, fast cycle time interval is 200ms.)
    2020-07-08 20:28:56下载
    积分:1
  • percent
    verilog编写的计算百分比模块(Verilog prepared by calculating the percentage module)
    2005-03-08 21:33:38下载
    积分:1
  • NIOSIIREV5.0
    很好的学习FPGA嵌入式的资料!适合初学者和工程师参考!(Good learning FPGA embedded information! Suitable for beginners and engineers reference!)
    2013-08-10 17:24:50下载
    积分:1
  • LCD 因其轻薄短小,低功耗,无辐射,平面 直角显示,以及影像稳定等特点,当今应用非常 广泛。CPLD(复杂可编程逻辑器件) 是一种具有 丰富可编程...
    LCD 因其轻薄短小,低功耗,无辐射,平面 直角显示,以及影像稳定等特点,当今应用非常 广泛。CPLD(复杂可编程逻辑器件) 是一种具有 丰富可编程功能引脚的可编程逻辑器件,不仅可 实现常规的逻辑器件功能,还可以实现复杂而独 特的时序逻辑功能。并且具有ISP (在线可编 程) [1 ] 功能,便于进行系统设计和现场对系统进 行功能修改、调试、升级。通常CPLD 芯片都有 着上万次的重写次数,即用CPLD[ 2 ] 进行硬件设 计,就像软件设计一样灵活、方便。而现今LCD 的控制大都采用专用控制芯片,且一般都采用进 口芯片,成本较高。并且为了保证在特定环境下 控制芯片能正常工作,往往要加上必需的与门、 非门、以及HC244 ,HC245 、HC373 等元件,这样 不仅提高的成本,也因分立元件的引入而降低了 电路的可靠性。本设计的目的是采用Xilinx 公 司生产的一片XC95288 和一片XC95144 来实现 LCD 控制器以及其外围控制,时序逻辑的全部 功能,使得LCD 控制系统故障率和开发成本大 大降低,并使LCD 控制系统有强大的功能可扩 展性。-err
    2023-07-11 03:35:03下载
    积分:1
  • TIMING LEARNING
    TIMING LEARNING -TIMING LEARNING
    2023-04-26 09:15:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载