登录
首页 » VHDL » 4x4键盘模块。这个文件包括普通的键盘设计方案说明和相关的原程序。...

4x4键盘模块。这个文件包括普通的键盘设计方案说明和相关的原程序。...

于 2022-01-26 发布 文件大小:14.36 kB
0 149
下载积分: 2 下载次数: 1

代码说明:

4x4键盘模块。这个文件包括普通的键盘设计方案说明和相关的原程序。-4x4 keyboard module. The documents include ordinary keyboard design program descriptions and procedures related to the original.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 计数器的VHDL代码
    这是VHDL中计数器的代码。
    2022-07-14 16:48:21下载
    积分:1
  • mydesign
    基于FPGA的直接序列扩频发射机的设计与仿真。实验中以QuartusII 7.2 为设计和仿真工具, 各模块采用Verilog HDL设计并封装,顶层使用图形设计方式,最后得到的仿真结果使用Matlab描点来绘制出波形。 (FPGA-based direct sequence spread spectrum transmitter of the design and simulation. Experiment to QuartusII 7.2 for the design and simulation tools, the module using Verilog HDL to design and package, the top-level use of graphic design, and finally the simulation results obtained using the Matlab description points to draw waveforms.)
    2009-06-30 13:18:09下载
    积分:1
  • ov7670_sdram_vga_sobel
    基于OV7670采集,SDRAM缓存,sobel处理,VGA显示的工程,内有全部代码,基于QUARTUS开发板实现。 FPGA 边缘检测(Based on OV7670 acquisition, SDRAM cache, sobel processing, VGA display project, with all the code, based on QUARTUS development board. FPGA edge detection)
    2019-04-23 17:31:00下载
    积分:1
  • 伪随机二进制序列无符号 17 位计数器
    这通过反馈来实现一个 17 位伪随机的无符号计数器异或的位 0 和 3。 注意 ︰ 如果也绝不是独家使用相反,这会反相平行的位模式 & 这将意味着所有位都零是一种有效模式和所有那些不都是有效。  目前所有的都是有效的。
    2022-02-15 14:03:54下载
    积分:1
  • I2C_code
    与IP核配套的I2C-Master Core,包含了目前主流FPGA芯片的I2C实现,代码包括Altera/Xilinx/OpenCore等公司的VHDL/Verilog/C等。(I2C-Master Core)
    2010-05-22 22:12:26下载
    积分:1
  • float_multi
    说明:  FPGA Verilog浮点数乘法运算,采用单精度浮点型小数格式,运算结果精度可设置,可封装成IP核(FPGA Verilog floating-point multi operation, using single precision floating-point decimal format, the accuracy of the operation results can be set, can be packaged into IP core)
    2020-07-02 01:20:01下载
    积分:1
  • lab6-3-8DECODER
    数字设计和计算机体系结构:用verilog语言描述3-8译码器的设计与实现(Digital design and computer architecture: use verilog language describe 3-8 decoder design and implementation)
    2016-10-24 17:20:07下载
    积分:1
  • FPGA7人表决器
    –ABCDE五路输入表示五人的选择,同意为1,不同意为0,以开关形式实现 –有半数以上同意绿灯亮,否则红灯亮。即分别对应输出Y、R为1或0 –参考仿真结果图:10ns|20ns|30ns|40ns|50ns
    2022-10-01 22:45:03下载
    积分:1
  • DAC_sinewave_timer_int
    8051 1Khz sine wave generator. make use of DAC0808 and timer 0 interrupt. Also single led is blinked continuously.
    2011-12-12 13:19:08下载
    积分:1
  • 我用过的verilog hdl写的SDRAM core源程序,经过测试应用
    我用过的verilog hdl写的SDRAM core源程序,经过测试应用-I used to write Verilog HDL source of SDRAM core, the test application
    2022-01-23 10:44:34下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载