登录
首页 » VHDL » Viterbi译码器的编解码器的设计 用Verilog实现

Viterbi译码器的编解码器的设计 用Verilog实现

于 2022-09-18 发布 文件大小:63.32 kB
0 153
下载积分: 2 下载次数: 1

代码说明:

Viterbi译码器的编解码器的设计 用Verilog实现-Viterbi decoder。Verilog

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 20190717
    uart documentation, july 17, 2019. the document describes the basics of verilog programming and how to implement them on an fpga device
    2020-06-21 21:40:01下载
    积分:1
  • PWM
    使用VerilogHDL语言加上IP核产生PWM调制波,占空比和频率可调。(The PWM modulation wave, duty cycle and frequency can be adjusted by using VerilogHDL language and IP kernel..)
    2015-06-05 10:29:28下载
    积分:1
  • ps2
    使用verliog实现ps2键盘接口的驱动,通过altera cyclone 第四代验证通过(Use verliog implement ps2 keyboard interface driven by a fourth-generation verified by altera cyclone)
    2015-12-17 16:28:38下载
    积分:1
  • eeprom
    实现I2C协议下EEPROM存储的数据读写控制(Under I2C protocol to achieve read and write data stored in EEPROM control)
    2014-03-05 20:24:21下载
    积分:1
  • LMS filter
    这是一个用结构化语言编写的25抽头LMS算法建模.VHDL加法器/减法器、乘法器、延迟元件的代码分别编写并用LMS代码实例化。
    2022-02-10 10:42:31下载
    积分:1
  • 4x4 KEYPAD median counter input, input their own definition of the median
    4X4 KEYPAD 的输入位数计数器,可以自己定义输入的位数-4x4 KEYPAD median counter input, input their own definition of the median
    2022-01-27 22:09:15下载
    积分:1
  • Based on quartus a 3
    基于quartus的3-8译码器,可作为大型系统的译码器模块-Based on quartus a 3-8 decoder can be used as large-scale system decoder module
    2022-03-14 15:00:50下载
    积分:1
  • 一组练习,关于VHDL的一些基础的知识和练习可以参考一些具体的问题...
    一组练习,关于VHDL的一些基础的知识和练习可以参考一些具体的问题-A group of exercises, on a number of VHDL-based knowledge and practice can refer to some specific questions
    2022-03-21 23:32:32下载
    积分:1
  • IIC总线协议,VHDL语言编写,可以直接使用
    IIC总线协议,VHDL语言编写,可以直接使用-IIC bus protocol, VHDL language can be used directly
    2022-07-11 11:04:33下载
    积分:1
  • ddr_sdr_V1_1
    its the vhdl stuff for ddr sdram controller nice one easily understandable
    2010-09-08 08:32:09下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载