登录
首页 » VHDL » Viterbi译码器的编解码器的设计 用Verilog实现

Viterbi译码器的编解码器的设计 用Verilog实现

于 2022-09-18 发布 文件大小:63.32 kB
0 138
下载积分: 2 下载次数: 1

代码说明:

Viterbi译码器的编解码器的设计 用Verilog实现-Viterbi decoder。Verilog

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • "digital circuit EDA portal
    《数字电路EDA入门-VHDL程序实例》---交通灯程序例子-"digital circuit EDA portal-VHDL program examples"-- traffic lights procedures example
    2022-02-19 21:55:09下载
    积分:1
  • FPGASquare-RootRaised-CosineFilter
    数字通信系统中, 基带信号的频谱一般较宽, 因此 传递前需对信号进行成形处理, 以改善其频谱特性,使 得在消除码间干扰与达到最佳检测接收的前提下,提高信道的频带利用率。目前,数字系统中常使用的波形成形滤波器有平方根升余弦滤波器、 高斯滤波器等。设计方法有卷积法或查表法, 其中: 卷积法的实现,需要消耗大量的乘法器与加法器,以构成具有一定延时的流水线结构。为降低硬件消耗,文献提出了一种分(FPGA Implementation of Square Root Raised Cosine Pulse Shaping Filter)
    2011-05-04 21:23:36下载
    积分:1
  • sdr
    全数字OQPSK解调算法的研究及FPGA实现 论文介绍了OQPSK全数字接收解调原理和基于 软件无线电设计思想的全数字接收机的基本结构,详细阐述了当今OQPSK数字 解调中载波频率同步、载波相位同步、时钟同步和数据帧同步的一些常用算法, 并选择了相应算法构建了三种系统级的实现方案。通过MATLAB对解调方案的 仿真和性能分析,确定了FPGA中的系统实现方案。在此基础上,本文采用Verilog HDL硬件描述语言在Altera公司的QuartusⅡ开发平台上设计了同步解调系统中 的各个模块,还对各模块和整个系统在ModelSim中进行了时序仿真验证,并对 设计中出现的问题进行了修正。最后,经过FPGA调试工具嵌入式逻辑分析仪 SignalTapⅡ的硬件实际测试,(The Research and FPGA Implement of All Digital OQPSK Demodulation Algorithms )
    2020-06-30 18:00:01下载
    积分:1
  • 04_uart_test
    说明:  基于FPGA,用verilog hdl语言实现串口收发实验(Based on FPGA, using Verilog HDL language to achieve serial port transceiver experiment)
    2021-03-14 13:43:49下载
    积分:1
  • 用VHDL写的一个显示程序,希望能帮上大家的忙,嘿嘿。
    用VHDL写的一个显示程序,希望能帮上大家的忙,嘿嘿。-Written in VHDL, a display procedure, hoping that would help everyone a favor on the Hei hei.
    2022-05-07 09:10:48下载
    积分:1
  • 32bit_multiply
    包含32为乘法器的设计,用verilog语言实现,包括booth编码的实现,booth乘法器的实现,3_2压缩器的实现,4_2压缩器的实现,华伦斯树的实现,以及两个testbench文件用于测试。(Contains 32 multiplier design, verilog language, including booth encoding implementations, booth multiplier implementations, 3_2 compressor implementation 4_2 compressor to achieve and realize China Clarence tree, and two testbench file with the to the test.)
    2015-01-18 21:20:48下载
    积分:1
  • Quartus II TimeQuest时序分析器说明书
    说明:  Quartus II TimeQuest 时序分析器说明书;这本手册包含一组设计场景、约束指南以及相关建议。您应该熟悉 TimeQuest Timing Analyzer 和 Synopsys Design Constraint(SDC) 的基础知识,以便正确地使用这些指南。(Quartus II timequest timing analyzer manual; this manual contains a set of design scenarios, constraint guidelines, and related recommendations. You should be familiar with the basics of timequest timing analyzer and Synopsys design constraint (SDC) to use these guidelines correctly.)
    2020-08-07 17:48:31下载
    积分:1
  • BISS-B---Stimulate_OK
    BISS-B 源代码。包含传感器模式和寄存器模式(BISS-B source code. Includes sensor mode and register mode)
    2021-03-15 19:29:22下载
    积分:1
  • BLAST_QR1
    MIMO系统采用QR检测算法的MATLAT仿真程序(mimo qr)
    2009-07-15 08:09:01下载
    积分:1
  • basic_cpu_mano_ise_vhdl
    morris mano basic vhdl code in ise
    2014-01-13 05:52:01下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载