登录
首页 » VHDL » Viterbi译码器的编解码器的设计 用Verilog实现

Viterbi译码器的编解码器的设计 用Verilog实现

于 2022-09-18 发布 文件大小:63.32 kB
0 139
下载积分: 2 下载次数: 1

代码说明:

Viterbi译码器的编解码器的设计 用Verilog实现-Viterbi decoder。Verilog

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 量化核心的FPGA实现
    应用背景转换后的8´8块现在由64个DCT系数。第一个系数F(0,0)是直流分量和其他63个系数交流元件。直流分量F(0,0)是基本和64像素输入8´8像素块乘以缩放因子(1 / 4)C(0)C(0)= 1 / 8如图3为(美国,五)。和公司;及;及;及;及;及;及;及;及;压缩过程中的量化的变换系数。每一个64个DCT系数进行均匀量化。64量化步长对64个DCT系数量化参数形成一个8´8量化矩阵。每个在量化矩阵中的元素是1和255之间的整数。每个DCT系数F(u,v)除以相应的量化步长参数q(u,v)在量化矩阵,并将其为最近的整数:关键技术量化过程在JPEG图像压缩的关键作用。它是消除在原始图像中出现的高频率的过程。我们这样做,是因为这样的事实,眼睛是更敏感的低空间频率比更高的频率。这是通过除以值在高具有较大值的向量(更高频率的振幅)的索引比的值除以较低的频率的幅度。的在量化表中更大的值是由这个引入的更大的错误有损过程,视觉质量越小。和公司;及;与;与;与;与;与;与;与;与;与;事实是,在大多数图像中的颜色变化缓慢从一个像素到另一个。所以,大多数图像将有少量的高细节,少量的高空间频率,并拥有大量的图像信息中包含的低空间频率。
    2022-12-21 07:30:04下载
    积分:1
  • 寄存器的VHDL源码.可能有点简单 新手大家间量 希望和大家学习...
    寄存器的VHDL源码.可能有点简单 新手大家间量 希望和大家学习-VHDL source register. May be a bit simple volume between novice you would like to learn
    2022-12-21 02:40:03下载
    积分:1
  • VHDL 的4*4键盘代码
    VHDL 的4*4键盘代码-VHDL 4* 4 keyboard code
    2023-04-05 11:35:04下载
    积分:1
  • OFDM信道估计的LS算法的FPGA实现
    本程序用于实现OFDM信道估计的LS算法的硬件仿真,基于FPGA开发的VHDL编写,给出了各模块的仿真波形图,供大家交流参考。
    2023-02-25 09:55:04下载
    积分:1
  • 24,60,100进制的计数器,还有数字时钟,欢迎下载哦~
    24,60,100进制的计数器,还有数字时钟,欢迎下载哦~-24,60,100 229 of the counter, digital clock also welcome to download oh ~
    2022-11-11 21:25:03下载
    积分:1
  • A signal can be stretched any one CLk the VHDL source code examples. See documen...
    一个可以把信号拉长任意个CLk的VHDL源码例子。详见说明文档-A signal can be stretched any one CLk the VHDL source code examples. See documentation
    2022-03-24 02:54:32下载
    积分:1
  • svpwm3
    说明:  基於空間向量調變的開關法,在於載波做比較切出方波再送至開關讓馬達啟動(Based on the switching method of space vector modulation, the square wave is cut out for carrier comparison and sent to the switch to start the moto)
    2019-01-04 16:07:37下载
    积分:1
  • fpga超声波测距
    FPGA开发超声波测距,可改写工业探伤或倒车测距等系统,quartus2下选择EP2C5Q208C8(CycloneⅡ) 支持目前淘宝上能买到的所有4-5针超声波模块 应用cycloneⅡ自带除法模块 开发板为有光技术YG2.1 生成电路规模较小 !!注意:移植程序仅需重新约束数码管和超声波模块的针脚 (Ultrasonic Ranging FPGA development, industrial inspection or reverse rewritable ranging systems, EP2C5Q208C8 (CycloneⅡ) under quartus2 4-5 needle ultrasonic module supports all currently scouring the treasure can buy Applications cycloneⅡ own division module Development board bright technical YG2.1 Small scale generating circuit ! ! Note: The migration program only re-constraint digital and ultrasonic modules Pin)
    2022-07-17 19:43:35下载
    积分:1
  • 采用VHDL英特尔8085微处理器的设计
    采用VHDL英特尔8085微处理器的设计
    2022-12-20 01:55:03下载
    积分:1
  • uart_tr(3)
    uart_tr 异步串口通信主机 使用verilog HDL语言编写(uart_tr the host of the uart )
    2015-06-08 21:02:17下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载