it performs the serail dividing operations

DDS实验 matlab 与quartus 的完美结合(DDS experimental combination of matlab and quartus)

中文版DLX流水线技术相关方面介绍以及简单应用 适用于面对初学者讲解(Chinese version of the DLX pipeline technology-related aspects of introduction and a simple application Suitable for beginners to explain face)

vhdl,序列信号发生器，发出11101010，可更改为任意序列-vhdl, sequence signal generator, issued 11.10101 million, you can change an arbitrary sequence of

如何编写测试文件，，test bench的编写方法和是列，，总结的非常好的东西(how to code test bench in verilog)

一个用vhdl硬件描述语言实现的一个比较简单的除法器-an divider using vhdl

本工程中实现的是FPGA控制的LCD1602液晶显示屏的控制程序，实现了LCD1602液晶显示屏上显示一个四位十进制的频率，其中的频率产生模块在另一个程序中出现，没有在该模块中体现，但是仍能清楚到看到LCD1602的控制过程

QC LDPC的编码译码 代码与论文配套 是研究生毕设 可运行 代码风格优秀(QC LDPC Coding and Decoding Code and Paper Matching are Excellent Style of Running Code for Graduate Students)

这是用VHDL实现的8位加法器，对新手有点帮助。-This is achieved using VHDL adder 8, a little help to novices.

Xilinx FPGA make 50 smaller-Xilinx FPGA make 50 smaller

时钟分频代码，PWM产生 RTL 源代码。(clock divider，PWM generator RTL Source Code)