10 0M以太网MAC

基于Verilog 的电子日历与电子时钟程序，可以进行调日期、星期、时间的分钟与小时，通过几种模式来显示日历与时间。-Verilog-based electronic calendar and e-clock procedures, can be adjusted date, week, time of minutes and hours, through several models to display a calendar and time.

SDRAM 控制器的多 CPU 系统的公断人将调度内存访问。

基于Verilog HDL的数字电压表的程序-Verilog HDL-based procedures for the digital voltmeter

大屏幕led点阵显示的驱动时序。 使用vhdl语言描述。其中rom文件可以使用lpm_megcore自动生成。-big screen led to the dot matrix display driver timing. The use of VHDL description language. Rom which documents can be automatically generated using lpm_megcore.

下面给定 zip 包含各项的组合电路与时序电路设计的 vhdl 代码二进制加法器 （全以及一半）、 二进制比较器、 二进制交易加法器，bcd 码与二进制并行加法器，j k 翻转翻牌，像拿倒了计数器，计数器等十年对抗等以及源代码、 测试台架波形 (ubuntu 支持) 还提供了 pdf 和屏幕截图的 RTL 原理图和技术示意图。

基于FPGA的等精度频率计，包括工程，doc和一些查找资料(An equal precision frequency meter based on FPGA, including engineering, Doc, and some lookup data)

实现自然对数运算的cordic算法的matlab浮点仿真，以及针对FPGA硬件平台的定点仿真测试(Achieve natural logarithm of cordic algorithm matlab floating point emulation, and FPGA hardware platform for fixed-point simulation testing)

8位大小比较器的VHDL源代码，Magnitude Comparator VHDL description of a 4-bit magnitude comparator with expansion inputs-eight compared with the size of the VHDL source code, Magnitude Comparator VHDL description of a 4-bit magnitude comparator inputs with expansion

用VERILOG实现 交通灯控制，且运行正确，希望有帮助(Use VERILOG implementation traffic light control, and operation right, hope to have help)

使用VHDI Dispaly字符。显示了一个模拟的正常工作的LCD控制器硬件实现。这种模拟演示了不同的状态机协同工作的方式。作为初始化序列完成时，主状态机的命令的状态开始。