登录
首页 » VHDL » DDR SDRAM控制器verilog代码及中文说明文档,对DDR开发很有用的哈。...

DDR SDRAM控制器verilog代码及中文说明文档,对DDR开发很有用的哈。...

于 2022-03-10 发布 文件大小:901.93 kB
0 145
下载积分: 2 下载次数: 1

代码说明:

DDR SDRAM控制器verilog代码及中文说明文档,对DDR开发很有用的哈。-Verilog source code for DDR SDRAM controler design,including guide book in chinese.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于FPGA的实现小数倍分频代码,广泛应用于数字通信中。
    基于FPGA的实现小数倍分频代码,广泛应用于数字通信中。-FPGA-based implementation of a small multiple of sub-frequency code, widely used in digital communications.
    2022-04-19 03:39:18下载
    积分:1
  • 用VHDL编写的8259控制,供大家使用.
    用VHDL编写的8259控制,供大家使用.-with VHDL control of the preparation of the 8259, for your use.
    2023-07-08 01:55:02下载
    积分:1
  • 这是可编程逻辑器件(CPLD)初学者的入门级文章,仅供参考。...
    这是可编程逻辑器件(CPLD)初学者的入门级文章,仅供参考。-This is the programmable logic device (CPLD), the entry-level beginners articles for reference purposes only.
    2022-01-22 10:28:59下载
    积分:1
  • UDP
    用FPGA中的三速以太网来实现UDP通信,功能强大(With a triple-speed Ethernet in the FPGA to implement UDP communication, powerful)
    2013-03-08 18:27:38下载
    积分:1
  • 用verilog写的CORDIC算法实现,很适合做超越函数的运算。通常用于实现正弦乘法,或者坐标变换。...
    用verilog写的CORDIC算法实现,很适合做超越函数的运算。通常用于实现正弦乘法,或者坐标变换。-The cordic arithmetic implemented by verilog is adapted to exceed function.It is usually used to implement sine multiplication or coordinate tuansform.
    2022-05-25 08:44:55下载
    积分:1
  • FSK
    说明:  FSK VHDL FSK调制与解调VHDL程序及仿真(FSK VHDL )
    2020-09-03 11:28:07下载
    积分:1
  • shuzishizhong
    基于DE2-115开发板设计的一个数字钟,能进行正常的小时、分、秒计时功能,并分别由开发板上面的数码管显示秒(60s)、分(60min)、小时(24hours)的时间。并具有手动调整时间的功能(DE2-115 board design based on a digital clock, and enables the normal hours, minutes, seconds chronograph function, and were above the development board digital display seconds (60s), points (60min), hours (24hours) time . And has a function to manually adjust the time)
    2020-11-01 11:39:54下载
    积分:1
  • cpu_easy
    说明:  ADD MOV MOVi SUB四指令cpu设计,qutartus,(Design of four-instruction CPU)
    2019-05-13 11:44:49下载
    积分:1
  • 用VHDL语言编写一计时范围为59.99秒的跑表
    计时范围为59.99秒;有计时开始和停止计时控制,复位控制可以对所有计时进行异步复位;计时结果由四位七段数码管显示。
    2022-02-13 02:19:25下载
    积分:1
  • logic lock 的vhdl源码,altera平台适用。
    logic lock 的vhdl源码,altera平台适用。-logic lock the VHDL source code, altera platform.
    2023-01-30 09:50:04下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载