网站首页

DDR SDRAM控制器verilog代码及中文说明文档,对DDR开发很有用的哈。...

于 2022-03-10 发布文件大小:901.93 kB

 0  170

下载积分: 2 下载次数: 1

我要下载

代码说明：

DDR SDRAM控制器verilog代码及中文说明文档,对DDR开发很有用的哈。-Verilog source code for DDR SDRAM controler design,including guide book in chinese.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

cic_compiler_ds613
说明：国外的CIC补偿滤波器设计文件，非常有用(Abroad, CIC compensation filter design files, very useful)

2010-03-21 13:56:49下载

积分：1
jesd204_0_ex
说明： jesd204b接收部分程序和带仿真历程(Jesd204b receiving part program and simulation process)

2020-11-26 14:49:31下载

积分：1
1602C
文件名：lcd1602lib.h 内　容：1602液晶的控制端口、数据端口和相关操作(The file name: lcd1602lib. H * inside let: 1602 LCD control port, data port and related operations )

2012-05-08 15:15:36下载

积分：1
基于FPGA的多功能电子时钟的设计很经典的哦
基于FPGA的多功能电子时钟的设计很经典的哦-FPGA-based multi-functional electronic clock designs are very classic Oh

2022-03-21 07:02:37下载

积分：1
一路24位计数器,cpu可直接读写计数器的计数值.
一路24位计数器,cpu可直接读写计数器的计数值.-All the way 24-bit counters, cpu can be directly read and write the total value counters.

2022-06-18 10:47:22下载

积分：1
dcfifo_design_example
ALTERA发布的内部FIFO读写示例，很有参考价值，对初学者会有一定的帮助(ALTERA' s internal FIFO read and write examples of great reference value, there will be some help for beginners)

2010-11-13 23:31:11下载

积分：1
等精度数字频率计的一个工程
等精度数字频率计的一个工程---包括vhdl源程序和编译后产生的相关文件-Such as precision digital frequency of a project- including VHDL source code and compile the relevant documents after

2022-11-14 20:40:03下载

积分：1
ANALYSIS-OF-FULL-ADDER
DESCRIPTION OF FULL ADDER

2013-11-12 13:32:19下载

积分：1
FPGA将从CY7C68013读到的数写入SRAM
FPGA将从CY7C68013读到的数写入SRAM-FPGA will read a few CY7C68013 write SRAM

2022-04-09 09:00:14下载

积分：1
fir
vhdl code for fir filter

2011-02-18 11:51:26下载

积分：1

696516资源总数
106914会员总数
0今日下载

DDR SDRAM控制器verilog代码及中文说明文档,对DDR开发很有用的哈。...

0 个回复

热门标签

热门下载