这是兼容的CPU 8051 VHDL语言，它不是一个侵权。上帝保佑！

说明：  VHDL BISS,SSI,ENDAT2.2, ENCODER

Simple UART for FPGA is UART (Universal Asynchronous Receiver & Transmitter) controller for serial communication with an FPGA. The UART controller was implemented using VHDL 93 and is applicable to any FPGA. Simple UART for FPGA requires: 1 start bit, 8 data bits, 1 stop bit! The UART controller was simulated and tested in hardware.

bch 编码和译码，用硬件语言vhdl实现(bch edcode and decoder)

一个简单的移位寄存器。VHDL语言的，或许会对你有所帮助！-A simple shift register. VHDL language, and perhaps will help you!

基于FPGA的JPEG图像压缩芯片设计 -FPGA-based JPEG image compression chip design

mux one hwich is teh best knwo progerma i n the workdl and ist is the

E1成帧器和解帧器的FPGA实现源码，测试可用(E1 Framer deframer)

2011年 电赛 E题 简易数字信号传输性能分析仪FPGA信号发生部分 包括m序列，伪随机序列，曼彻斯特编码 程序 和单片机部分程序(2011 CEC E title simple digital signal transmission performance analyzer FPGA signal part of the program and single-chip part of the program)

它是一个基于verilog的数字时钟，显示时-分-秒，它可以手动输入，并为时、分和秒分配3个开关第二，它数字时钟频率是实时设置的。我自己用逻辑开发的。。。

USB 1.1 PHY的代码，verilog语言 USB 1.1 PHY的代码，verilog语言-USB 1.1 PHY code, verilog language USB 1.1 PHY code, verilog language