IIC总线协议，VHDL语言编写，可以直接使用

PrimeTime Intro to STA -PrimeTime Intro to STA

lvds transmitter megafunction (lvds transmitter megafunction)

GAL16V8反汇编源程序JED2ABEL.C 把jec汇编成abel文件-GAL16V8 disassemble source JED2ABEL.C the JEC document compiled abel

HDL example source code 2/5 dff_en

卷积码编码及其Viterbi译码的实现-Convolutional code encoder and Viterbi decoding to achieve

MAX+plus II编译的模30加法计数器，简单的与非门组成！-MAX+ Plus II compiler module adder 30 counters, a simple composition with the non-door!

是基于FPGA的5620的数模转换芯片底层的应用程序，希望有用。(Is a digital-analog converter chip underlying the 5620 FPGA-based applications, and I hope useful.)

FPGA实现DSP的Verilog 示例(FPGA realization of DSP-Verilog Example)

ARM7 VERILOG源码，非常精简，3级流水线(ARM7 VERILOG source code, very streamlined, 3-stage pipeline)

应用背景交通信号灯，自动检测有无行人，根据检测的状态来调节灯的状态，完整VHDL代码外加模拟仿真时序图关键技术 设计一个交通信号灯，有A、B两条路，装置自动检测A路口和B路口是否有人，RST信号能够将交通灯的状态置到A路绿灯亮，B路红灯亮，5秒钟检测一个状态，当A路口有人时，A路绿灯保持，每隔5秒检测一次，当A路口没有人了，绿灯变为黄灯，5S后再变为红灯，同时B路口变为绿灯，再5S后检测B是否有人，有人保持绿灯，没人变为黄灯，再变为红灯，依次进行~~