网站首页

MAX+plus II编译的模30加法计数器，简单的与非门组成！

于 2022-04-18 发布文件大小:13.50 kB

 0  177

下载积分: 2 下载次数: 1

我要下载

代码说明：

MAX+plus II编译的模30加法计数器，简单的与非门组成！-MAX+ Plus II compiler module adder 30 counters, a simple composition with the non-door!

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

33753129vhdl
对数计算源程序，能够在FPGA中计算某数的对数(Determined on the basis of the source, calculated in the FPGA to a certain number of log)

2009-06-17 19:41:57下载

积分：1
可编程逻辑器件实验
运用VHDL语言编写的检测1111的序列检测代码和加法器，运用verlog语言的交通灯，流水灯，出租车自动计费器等

2022-07-17 23:42:22下载

积分：1
用FPGA实现的模糊控制器部分用VHDL编写的源程序
用FPGA实现的模糊控制器部分用VHDL编写的源程序-Using FPGA to achieve some of the fuzzy controller using VHDL source code prepared

2022-03-26 02:28:39下载

积分：1
VHDL实现SPI接口转I2c接口的源代码，可以直接调用
VHDL实现SPI接口转I2c接口的源代码，可以直接调用-VHDL realize I2C interface SPI interface to the source code, you can directly call

2023-03-01 17:50:04下载

积分：1
VHDL开发环境，电梯控制系统，实现电梯的上下传送控制。
VHDL开发环境，电梯控制系统，实现电梯的上下传送控制。-VHDL development environment, elevator control system, transmission control up and down elevators.

2022-03-15 14:58:09下载

积分：1
Verilog HDL编写的总线功能模型，十分有用，需要的下载
Verilog HDL编写的总线功能模型，十分有用，需要的下载-Verilog HDL prepared by the bus functional model is useful, it needs to download

2022-03-20 19:48:39下载

积分：1
verilog编写的流水线模块
verilog编写的流水线模块-Verilog modules prepared by the Pipeline

2022-03-30 09:04:46下载

积分：1
frame_decode_and_encode
一个用Verilog编写的编帧、解帧及码速匹配的程序，相当经典(Verilog prepared with a series of frames, frames and solutions yards speed matching procedures, rather classic!)

2006-07-12 15:10:07下载

积分：1
LCD1602
通过编写verilog语言完成数据的在液晶LCD1602显示(By writing verilog language to complete the data displayed on the LCD LCD1602)

2013-08-04 13:12:05下载

积分：1
generic_dpram
IT IS THE DP MEMORY MODULE. IT CONTROLS THE DP MEMORY

2013-09-30 19:03:40下载

积分：1

696516资源总数
106914会员总数
0今日下载

MAX+plus II编译的模30加法计数器，简单的与非门组成！

0 个回复

热门标签

热门下载