GAL16V8反汇编源程序JED2ABEL.C 把jec汇编成abel文件

这是一个时钟的VHDL的源程序，里面包含有源程序，还有工程文件对大家很有帮助-This is a clock VHDL source code, which contains the source code, as well as engineering documents helpful to everyone

说明：  vivado lwip 应用文档 基于zynq 7020(vivado lwip example text of zynq)

让你EJ疼没人开门吗维护和输入热火男的竟然也可以看看一份心疼你身边女人很多好的主人你让他愤怒和难题太难太难太难输入你的人难道她和他人的烦恼的童年听到她赫然发红包少年人反而能认识的男人的法人俄方的人体内

数字通信系统中, 基带信号的频谱一般较宽, 因此 传递前需对信号进行成形处理, 以改善其频谱特性,使 得在消除码间干扰与达到最佳检测接收的前提下,提高信道的频带利用率。目前,数字系统中常使用的波形成形滤波器有平方根升余弦滤波器、 高斯滤波器等。设计方法有卷积法或查表法, 其中: 卷积法的实现,需要消耗大量的乘法器与加法器,以构成具有一定延时的流水线结构。为降低硬件消耗,文献提出了一种分(FPGA Implementation of Square Root Raised Cosine Pulse Shaping Filter)

SPARC Assembly Language Reference Manual

说明：  Convolutional neural network code for fpga

用zynq实现片内的数模转换，基于最新的zynq平台(zynq xadc on FPGA arm)

1024点fft verilog hdl(1024-point fft verilog hdl)

说明：  等精度测频法，有需要的可以下载看看哟，word中包含的代码(Equal Precision Frequency Measurement Method)

这是一个最最常用的用vhdl写的状态机，几乎哪儿都用得到(a very good state machine)