登录
首页 » VHDL » VHDL学习总结,简要概括了VHDL,非常适合做学习的总结

VHDL学习总结,简要概括了VHDL,非常适合做学习的总结

于 2022-05-29 发布 文件大小:148.44 kB
0 149
下载积分: 2 下载次数: 1

代码说明:

VHDL学习总结,简要概括了VHDL,非常适合做学习的总结-VHDL study conclusion, a brief summary of VHDL, very suitable for learning to do a summary of

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • BT656_RGB
    BT656转RGB的算法实现代码,使用VORILOG语言编写(BT656-->RGB, verilog)
    2021-02-24 09:39:39下载
    积分:1
  • 9. For the key to enter a password lock, assuming that reset after the seven lam...
    9对于输入密码锁的键,假设复位后七个灯显示" 0",使用sw1、sw2、sw3、sw4 4,只需按下并松开任意sw1、sw2键,使七个灯显示值加" 1",只要按下并松开任意sw3、sw4,将使七个灯显示值加" 2"
    2022-10-18 01:25:04下载
    积分:1
  • stopwatch-based-on-VHDL
    基于VHDL的电子秒表的设计,使用VHDL语言描述一个秒表电路,利用QuantusII软件进行源程序设计,编译,仿真,最后形成下载文件下载至装有FPGA芯片的实验箱,进行硬件测试,要求实现秒表功能。(Design of electronic stopwatch based on VHDL)
    2013-11-27 15:42:41下载
    积分:1
  • vhdl做的计算机组成原理课程设计的资料,实现加法运算,进行求和,仿真实例等资料!...
    用vhdl做的计算机组成原理课程设计的资料,实现加法运算,进行求和,仿真实例等资料!-Vhdl to do with the computer information on the composition of curriculum design principles to achieve the addition operation, a sum, simulation examples, etc.!
    2022-03-18 00:56:15下载
    积分:1
  • apb_uart
    这里是apb总线设计代码。这个源程序是基于verilog语言设计的(Here is the APB bus design code. This source program is designed based on Verilog language)
    2021-04-12 14:18:57下载
    积分:1
  • Spartan-6-PCIE_tutorial1
    xilinx Spartan 6 PCIE仿真教程,PIO方式,带有TLP包分析。(XILINX PCIE tutorial device spartan6 PCIE core version V2.4)
    2020-11-23 19:19:33下载
    积分:1
  • serial_adder
    串行加法器的vhdl描述,用两个移位寄存器和一个全加器,一个d触发器实现(The VHDL description of the serial adder, with two shift registers and a full adder, a D trigger)
    2020-11-10 21:19:46下载
    积分:1
  • base_4_fft
    基4FFT原理及MATLAB实现,基本原理,编程思想等(base——4 FFT principle and MATLAB implementation, the basic principles of programming ideas, etc.)
    2016-01-28 16:52:37下载
    积分:1
  • Crack_QII72_FULL_License
    Quartus II 7.2最完美的license破解器!(Quartus II 7.2 FULL and perfect License!)
    2012-03-09 11:15:22下载
    积分:1
  • 用VHDL语言编写的实现8位数据的并串转换,可下载在FPGA中
    用VHDL语言编写的实现8位数据的并串转换,可下载在FPGA中-VHDL language with the realization of an 8-bit data, and the string conversion, can be downloaded in the FPGA in
    2022-04-15 10:43:06下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载