4位电子密码锁，带键盘扫描、按键防抖动、LCD驱动编译码

this code for integrator for 8 bit signal

实现dds功能，利用quartus软件， 子模块包括加法器，锁相环，date-rom 利用原图将各模块综合，利用ps2键盘控制频率及相位。-Dds realize functions, using Quartus software, sub-modules including the adder, phase-locked loop, date-rom image to the module using integrated, using ps2 keyboard to control the frequency and phase.

this is the multiplier 3 module for the reed solomon encoder

用vhdl语言编写的基于FPGA的波形发生器。对于做实验需要产生的波形非常有用。-VHDL language using FPGA-based waveform generator. Does the need for experimental waveforms generated very useful.

设计一个可编程间隔定时器，完成8253的功能，实现以下几点要求： 1、 含有3个独立的16位计数器，能够进行3个16位的独立计数。 2、 每一种计数器具有六种工作模式。 3、 能进行二进制/十进制减法计数。 4、 可作定时器或计数器。 -The design of a programmable interval timer, 8253 to complete the function, realize the following requirements: 1, contains three independent 16-bit counter, capable of three independent 16-bit count. 2, each with six counter mode. 3, can be binary/decimal subtraction count. 4, can be used for the timer or counter.

ADC7606的驱动代码，采用verilog实现(ADC7606 driver code, using Verilog to achieve)

出租车记价器，使用vhdl语言编写的源码及其仿真。-Taxi price of devices in mind, use the source code written in vhdl and simulation.

本资源包括了加法器的VHDL代码实现，供大家学习。

cpld/fpga RS(204,188)译码器的verilog程序-cpld/fpga RS (204,188) decoder of the Verilog program

VHDL拔河电路的设计 基于cyclone V  VHDL拔河电路的设计 基于cyclone V VHDL巴赫电路的设计 基于cyclone V VHDL巴赫电路的设计 基于cyclone V VHDL巴赫电路的设计 基于cyclone V