这是一个在Quartus II软件中编写的vhdl程序。程序下载后可用蜂鸣器播放音乐...

直接数字频率合成，可以直接输出所需要的波形-Direct digital synthesizer, you can direct output of the waveform required

GPS 导航器TFT 驱动源程序。主CPU为ATmel的AT91sam9261（ARM926的内核）(TFT GPS navigation device driver source code. CPU for the AT91sam9261 ATmel (ARM926 the kernel))

用verilog语言编写的串口读写程序，波特率可调，亲测可用。(this is a program for UART by verilog, which is useful.)

这时manchesite编码，VERILOG语言，VHDL的找本站我发的帖子-manchesite time coding, VERILOG language, VHDL I find a site in a posting

通过数码管和单片机的组合 制作成的数码管时钟程序(Through the combination of digital control and made ​ ​ into a single-chip digital clock program)

FFT 8 PT RDX 2 USING VERILOG

FPGA实现 DDS_讲的非常详细,师兄的一片论文-FPGA realize DDS_ talked about in great detail, of a senior thesis

this is "AND" gate implementation in VHDL

Verilog代码，支持IO，中断的cpu实现。(Verilog code, support IO, interrupt cpu implementation.)

高速度的处理器大大取决乘数就是其中一个关键硬件块在大多数数字信号处理系统以及一般处理器中。这一项目提出了高速度 8 x 8 位吠陀乘法器结构相当不同于传统的乘法像添加和转移方法。所提出的最重要方面是方法的，发达国家的乘数体系结构方法的基于古代印度吠陀数学的垂直和横向结构。它在一个步骤中生成的所有部分产品和它们的总和。这也给机会为模块化设计可以用于小块设计更大。所以设计复杂性获取输入的较大号的位数减少和模块化获取增加。拟议的吠陀乘数编码中 VHDL （非常高速度集成电路硬件描述语言），合成和模拟使用 EDA (电子设计自动化) 工具-XilinxISE12.1i