It is a fir to implement in a FPGA. It s not desenvolved for me it is a good wor...

利用verilog HDL逐点比较法实现直线和圆弧插补(Use verilog HDL by-point comparison method to achieve linear and circular interpolation)

VCP201_CODE is a FPGA source code.

实现与电脑端串行数据发送与接收，波特率为9600(Realize serial data sending and receiving with the computer terminal)

此演示展示了如何利用两个 PmodRF1 无线无线电收发器进行数据通信。 该项目分为两个组成部分，一个基站和远程站。每个站是 由 Cerebot 纳米微控制器板，接收从温度数据控制 PmodTMP 温度计。 从监控站的温度数据通过无线方式传输到基站使用 两个 PmodRF1s。一旦基站接收到的远程温度数据，它显示两个 PmodCLS 显示屏上的基地和远程温度。远程站然后再睡 30 秒钟，以节省电池电量。30 秒后远程站花和传输另一种 温度读数和进程重复。

使用Ｖeriolog hdl 编写手机屏测试程序．-Veriolog hdl prepared to use cell phone screen test.

说明：  AXI verilog designs with testbench: AXI-lite, AXI, AXI-stream

此文档包含 VHDL 的Vedic 乘数的详细内容。 它内容Vedic 乘数过程的详细的解释。

ARC firmware interface defines.

说明：  QUARTUS2 16.9 VHDL FPGA ENDAT2.2

本白皮书探讨了在PCI Express的因素 技术可能会影响性能。它还 提供指导如何估算 的系统性能。(This white paper explores the factors in PCI Express technology may affect performance. It also provides guidance on how to estimate the system performance.)