登录
首页 » VHDL » 使用VHDL实现三角函数的计算

使用VHDL实现三角函数的计算

于 2022-07-21 发布 文件大小:16.28 MB
0 181
下载积分: 2 下载次数: 1

代码说明:

为了便于计算结果在FPGA中后续的计算和ip核中的调用,本代码输入信号为普通浮点型数据,输出为32位表示的浮点型数据。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于FPGA的交通控制器
    设计一个由一条主干道和一条支干道的汇合点形成的十字交叉路口的交通灯控制器: 1)       主、支干道各设有3个方向的绿、黄、红指示灯(左转、直行和右转),每个行驶方向均配有时间显示数码管;2)       主干道处于常允许通行状态,而支干道有车来才允许通行(由外部信号通知)。3)       当主、支道均有车时,两者交替允许通行,主干道每次放行90s,支干道每次放行60s,在每次由亮绿灯变成亮红灯的转换过程中,要亮5s黄灯作为过渡,并进行减计时显示。
    2022-02-26 08:00:04下载
    积分:1
  • PCI arbitor VHDL
    PCI Arbitor by VHDL -PCI Arbitor by VHDL
    2022-03-18 15:09:07下载
    积分:1
  • dct1d核心的FPGA实现
    应用背景为了实现良好的压缩性能,相关性颜色分量RGB颜色空间转换到去相关的色彩空间首先减少。在基线JPEG,一个RGB图像转化成亮度chrominancc如YCbCr颜色空间。将图像的亮度色度空间的优势的亮度和色度分量非常不相关彼此之间。此外,色度通道包含大量冗余信息可以很容易地被采样不牺牲任何视觉质量对于重建图像。从RGB到YCbCr的转换,是基于以下的数学表达:关键技术应用DCT变换,将图像划分成8´8像素块。如果原始图像的宽度或高度是不能被8整除,编码器必须整除。8´8块进行处理,从左到右,从上到下。和公司;及;及;及;及;及;及;及;及;DCT变换的像素值的空间频率。这些空间频率是非常相关的细节目前在一个图像的水平。高空间频率对应于高层次的细节,而较低频率对应于较低的细节层次。数学定义DCT是:
    2022-07-03 22:27:28下载
    积分:1
  • RS-code
    说明:  我测试过的!Verilog HDL实现RS编码。(I' ve tested it! RS coding Verilog HDL implementation.)
    2010-04-12 20:30:36下载
    积分:1
  • Xilinx_AXI
    说明:  AXI verilog designs with testbench: AXI-lite, AXI, AXI-stream
    2020-04-21 01:18:30下载
    积分:1
  • CPM-spread-spectrum
    针对传统CPM正交扩频系统实现复杂度高的问题,提出了一种基于预编码的CPM正交扩频系统。(Pre—encoded CPM orthogonal spread spectrum system)
    2014-10-05 17:06:35下载
    积分:1
  • ram_2
    简易双口ram,使用两个ram ip core,一个写的同时另一个读,并且包含按键使能和数码管以及流水灯显示(Simple dual-port ram, two ram the ip core, a write while another read, and contains buttons to enable digital pipe and the water light show)
    2012-07-08 13:05:27下载
    积分:1
  • viterbi213
    说明:  编码方式为213的Viterbi卷积码编码器和译码器的FPGA的实现,包含整个QuartusII的工程文件,解码方式为寄存器交换法(Encoding for the 213 convolutional code encoder and Viterbi decoder FPGA realization of the project file that contains the entire QuartusII, decoding method for the register exchange)
    2020-12-27 21:19:02下载
    积分:1
  • SPI_test
    用FPGA于32进行SPI单向通信,FPGA向32放松发送数据(One-way SPI communication is carried out in 32 with FPGA, and data is sent to 32 with ease by FPGA.)
    2020-06-18 10:40:02下载
    积分:1
  • quartus-and-modelsim-for-OFDM
    说明:  关于quartus与modelsim 仿真(about quartus and modelsim simulator)
    2011-04-03 18:29:56下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载