高级加密标准AES的FPGA实现，支持128，256密钥长度格式

usb3.0 物理层仿真，verilog编程(Start the physical simulation)

使用verilog语言，滚动显示“verilog”字符串程序代码及相关说明(Using verilog language, scrolling display " verilog" string code and instructions)

单口RAM带CLR信号的verilog程序。很详细的.(Single-port RAM with a CLR signal)

LED闪烁的VHDL代码

SOC经典教程，包含案例以及完整的代码等等。(SOC classic tutorial, including cases and complete code, and so on.)

VHDL 语言实现 38译码器 文件中包括 程序 源代码 还有 testbench 测试程序(38 decoder VHDL language implementation, including program source code file, there are testbench test procedures)

计时范围为59.99秒；有计时开始和停止计时控制，复位控制可以对所有计时进行异步复位；计时结果由四位七段数码管显示。

Inroduce the LEON 2 microprocessor

这是一个基于Quartus2 开发环境的4输入加法器( 4adder basic on Quartus2)

Xilinx FPGA block RAM reconfig via JTAG