登录
首页 » VHDL » sender的verilog 利用fpga实现

sender的verilog 利用fpga实现

于 2022-05-26 发布 文件大小:1.09 kB
0 164
下载积分: 2 下载次数: 1

代码说明:

sender的verilog 利用fpga实现-sender using the Verilog FPGA realize

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • fpga_video_game-master
    在开发板EGO1上实现的直升机飞行游戏,随时间的累积,速度不断加快,数码管显示积分( Helicopter game in verilog)
    2021-05-07 07:58:37下载
    积分:1
  • 基于FPGA的多波形发生器 基于FPGA的多波形发生器
    基于FPGA的多波形发生器 基于FPGA的多波形发生器-FPGA-based multi-waveform generator based on multi-FPGA Waveform Generator
    2022-03-17 22:22:40下载
    积分:1
  • sdr_sdram
    文章详细讲述了sdr_sdram控制器的使用和编程思想(sdr_sdram)
    2009-06-11 01:48:25下载
    积分:1
  • QPSK
    用Verilog语言实现QPSK调制,QPSK是一种数字调制方式。它分为绝对相移和相对相移两种。 (Verilog language using QPSK modulation, QPSK is a digital modulation. It is divided into absolute and relative phase shift of the phase shift of two.)
    2011-01-24 17:46:44下载
    积分:1
  • μCOS-Ⅱ中文手册
    说明:  ucos II 中文手册额,可以学习一下哦(UCOS II Chinese manual volume, you can learn it)
    2020-04-29 17:04:40下载
    积分:1
  • veilog code user can derict use it for the base mode.
    veilog 代码 用户可以直接调用,作为底层模块。同时已经编译成功,可以作为基本单元库。-veilog code user can derict use it for the base mode.
    2023-08-09 02:40:03下载
    积分:1
  • liftbd53
    db53小波的verilog硬件实现源码(Wavelet db53 Verilog hardware source)
    2008-06-26 10:42:23下载
    积分:1
  • 16-bit-CPU
    单周期16位CPU的设计,我们的计算机组成原理课设,可以实现R型、I型和J型指令,内有报告和指导书(Single-cycle 16-bit CPU design, our Principles of Computer Organization class set, you can achieve R-type, type I, and J-type instructions, reports and instructions)
    2020-08-02 10:28:35下载
    积分:1
  • VHDL
    vhdl 让你更加熟悉掌握这么硬件电路设计语言 非常清晰(vhdl)
    2010-07-22 07:30:20下载
    积分:1
  • New-Folder
    to learn bout development of vhdl code
    2014-03-15 16:21:38下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载