网站首页

六个数码码动态扫描接口程序，用VERILOG语言编写的

于 2022-03-24 发布文件大小:39.24 kB

 0  227

下载积分: 2 下载次数: 1

我要下载

代码说明：

六个数码码动态扫描接口程序，用VERILOG语言编写的-Six digital code dynamic scan interface program, using Verilog language

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

adder8
8位加法器源代码，vivado实现编写。(8 adder Source, vivado achieve write.)

2015-12-01 20:35:55下载

积分：1
apbi2c_latest.tar
APB总线协议转I2C总线协议的接口IP，verilog代码实现，包含详细testbench(APB bus interface to I2C bus interface IP，verilog code )

2020-09-16 10:27:55下载

积分：1
GAL
有关gal器件的编程入门，以及常见逻辑门、计数器VHDL程序(For gal device programming entry, as well as common logic gates, counters VHDL program)

2013-07-09 22:50:01下载

积分：1
用VERILOG HDL实现的任意频率分频器源代码，是一个通用的程序...
用VERILOG HDL实现的任意频率分频器源代码，是一个通用的程序-With VERILOG HDL realize arbitrary frequency divider source code, is a generic procedure

2022-03-25 15:26:54下载

积分：1
lcd1602
艾米电子的液晶1602的Verilog语言程序 (Amy e-LCD 1602 of the Verilog language program)

2010-10-26 11:20:49下载

积分：1
0 2
说明：基于labVIEW，控制电机等工作实例，程序基本完整(Based on labVIEW, control motor and other working cases, the program is basically complete)

2018-01-24 09:09:20下载

积分：1
plldesign
pll(phase locked loop) is used to fix the circuit to particular frequency

2014-03-18 17:14:26下载

积分：1
ask调制，基于VHDL仿真平台，解调同样给出，此程序经过验证
ask调制，基于VHDL仿真平台，解调同样给出，此程序经过验证-ask modulation, based on VHDL simulation platform, demodulator is the same, this procedure proven

2022-02-07 06:59:29下载

积分：1
巴克内尔Verilog手册
Bucknell Verilog Manual

2022-02-02 15:04:14下载

积分：1
这是一个用vhdl硬件描述语言实现的乘法器而不是多路选择器
这是一个用vhdl硬件描述语言实现的乘法器而不是多路选择器-this is an implimentation of an multiplier rather than multiplexer.

2022-05-16 15:56:46下载

积分：1

696516资源总数
106914会员总数
0今日下载

六个数码码动态扫描接口程序，用VERILOG语言编写的

0 个回复

热门标签

热门下载