modelsim的一个非常好的教程，有程序源码，PPT，word教程

说明：  how to come ture a costas loop in FPGA with verilog,it is very useful on project

数字通信系统相移键控CPSK信号和差分相移键控的调制与解调的VHDL代码(Phase shift keying digital communication system CPSK signals and differential phase-shift keying modulation and demodulation of the VHDL code for)

流水线设计是高速电路设计中的一个常用设计手段。如果某个设计的处理流程分为若干步骤，而且整个数据处理是“单流向”的，即没有反馈或者迭代运算，前一个步骤的输出是下一个步骤的输入，则可以考虑采用流水线设计方法来提高系统的工作频率。-see up

FPGA上的一个半加器实例程序，通过测试，可以直接运行在fpga开发板上。(One and a half adder example on FPGA program, through the test, can be run directly on the FPGA development board)

经典的OV5642的verilog驱动程序(Verilog Driver of Classic OV5642)

A complete VHDL source code to 5-storey elevator

最近组长给分配的任务，这几天一直在做，比较郁闷的是用的器件是XC400XL系列的，只有ISE4.1支持，用惯了7.1i的我还是要适应一阵子（关键4.1是一个试用版的）。挺折腾的，不说了，放上顶层模块：-。。。

基于altera系列芯片lvds接口的fpga设计 verilog源码-Series altera-based chip interface lvds source fpga design verilog

Paint for SPARTAN 3E

实现按键控制AD三通道的电源转换的功能。(AD three buttons control channel to achieve power conversion)