This procedure for the serial communication procedures, the use of Verilog langu...

该程序实现多项式分数延迟（farrow）的设计。(The program polynomial fractional delay (farrow) design.)

This is a running 10 bit led on VHDL code including switch to shift from increasing or decreasing

FPGA源代码公布，包括多进制数字频率调制VHDL程序FPGA驱动LCD显示中文字符“年”程序，LED静态显示ADC0809 VHDL控制程序，DAC0832 接口电路程序

Learning Verilog Chinese Version Part 8

An odd parity checker as an FSM using VHDL

matlab 程序 伪随机码的捕获,我传的都是这方面的资料！(failed to translate)

高速计算机旋转坐标算法的硬件实现，用于快速傅里叶算法的核心单元-Rotating coordinates high-speed computer hardware algorithm for fast Fourier algorithm is the core unit

SPI Verilog code with programmable clock

实验一：QuartusⅡ原理图输入法设计与实现一：实验要求    ①：用逻辑门设计实现一个半加器，仿真验证其功能，并生成新         的半加器图形模块单元。    ②：用实验一生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。    ③：用3线—8线译码器和逻辑门设计实现函数F，仿真验证其功能，下载到实验板测试。要求用拨码开关 设定输入信号，发光二极管显示输出信号。二：报告内容

verilog编写的流水线模块-Verilog modules prepared by the Pipeline