-
此程序基于ADC0809,它是CMOS的8位A/D转换器,片内有8路模拟开关,可控制8个模拟量中的一个进入转换器中。...
此程序基于ADC0809,它是CMOS的8位A/D转换器,片内有8路模拟开关,可控制8个模拟量中的一个进入转换器中。-Connection between ADC 0809, it was the eight CMOS A/D converters. Tablets containing eight analog switches, control eight of analog converters enter a Chinese.
- 2023-07-11 04:50:03下载
- 积分:1
-
16点FFT的VHDL源代码,快速傅里叶变换的xfft16(FFT)计算核心…
16: 00 FFT VHDL源代码,xFFT16快速傅立叶变换(FFT)核心计算16点复数FFT。输入数据是16个复数值的向量,表示为16位2s补码-16位表示一个数据的实部和虚部。
- 2022-05-17 22:16:24下载
- 积分:1
-
使用硬件描述语言(VHDL)的实现或门
entity or1 is(a,b:in std_logic;y:out std_logic);architecture dataflow of or1 isbeginy
- 2022-03-11 13:09:15下载
- 积分:1
-
使用 fpga 斯巴达在 xilinx 的 SD 卡
它工作斯巴达。
使用 xilinx ise
在斯巴达 6e
效果很好
- 2023-08-23 20:20:04下载
- 积分:1
-
Verilog 编写的网卡DM9000A的IP核,altera公司寄的DE2系统中的源程序核...
Verilog 编写的网卡DM9000A的IP核,altera公司寄的DE2系统中的源程序核-Verilog prepared DM9000A the IP core network card, altera company sent DE2 System source of nuclear
- 2022-02-06 18:05:18下载
- 积分:1
-
imply logic
说明: 由忆阻器机制设计蕴含逻辑,内含testbench仿真文件(Design implied logic by memristor mechanism, including testbench simulation file)
- 2019-04-24 15:42:24下载
- 积分:1
-
arm7
ARM7 VERILOG源码,非常精简,3级流水线(ARM7 VERILOG source code, very streamlined, 3-stage pipeline)
- 2009-12-02 10:57:51下载
- 积分:1
-
bt656p
BT656 时序, 逐行, 分辨率1280*960@25Hz(BT656 time series, row by row, resolution 1280*960@25Hz)
- 2020-12-09 12:09:19下载
- 积分:1
-
LDPC_DECODER(matlab)
本程序是在AWGN下的LDPC码的仿真程序,本程序优点是译码效率高,速率很快,可以仿帧数很大的图。(the decoder for LDPC under the AWGN channel)
- 2020-12-27 21:49:02下载
- 积分:1
-
I2C
关于I2C总线协议的verilog代码,里面包括了3个verilog代码(I2C bus protocol verilog code, which includes three verilog code)
- 2012-08-31 14:31:29下载
- 积分:1