登录
首页 » VHDL » 用VHDL语言编写一计时范围为59.99秒的跑表

用VHDL语言编写一计时范围为59.99秒的跑表

于 2022-02-13 发布 文件大小:111.01 kB
0 184
下载积分: 2 下载次数: 1

代码说明:

计时范围为59.99秒;有计时开始和停止计时控制,复位控制可以对所有计时进行异步复位;计时结果由四位七段数码管显示。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • NAND型闪存接口程序 NANDflash
    NAND型闪存接口程序 里面包含了datasheet以及测试程序 (NAND flash memory interface program)
    2020-06-26 00:00:02下载
    积分:1
  • Pipeline-2
    Pipeline processor verilog components
    2012-12-21 17:53:18下载
    积分:1
  • mp3_player
    Altera board Mp3 project
    2011-12-27 15:04:02下载
    积分:1
  • vivado_LED_Flow
    本例程使用vivado2014.4工具,利用xilinx Basys3 实验板实现板载流水灯的两种模式控制。(This project uses verilog HDL to realize the the control of 16 leds loaded on Xilinx Basys3 board.)
    2016-04-19 10:19:07下载
    积分:1
  • qiangdaqi
    本程序为四路抢答器verlog HDL语言工程实例。(This program is four Responder verlog HDL language engineering examples.)
    2013-10-30 14:48:21下载
    积分:1
  • 100_Power_Tips_for_FPGA_Designersi
    fpga高手设计实战真经100则,最新的FPGA英文书籍,值得参考学习(100 Power Tips for FPGA Designers,The new FPGA English books, worth learning)
    2013-12-06 19:40:43下载
    积分:1
  • 1024
    1024点FFT快速傅立叶变换,(vhdl代码)-1024-point FFT vhdl
    2022-04-25 16:04:00下载
    积分:1
  • vhdl 实验报告 verilog rs触发器 vhdl实验 vhdl 实验 报告 verilog rs触发器 vhdl实验...
    vhdl 实验报告 verilog rs触发器 vhdl实验 vhdl 实验 报告 verilog rs触发器 vhdl实验-Experimental report VHDL VHDL verilog rs flip-flop experiment experimental report VHDL VHDL verilog rs flip-flop experiment
    2022-12-25 18:00:03下载
    积分:1
  • vmm_log
    vmm log 验证平台,采用vmm搭建 (vmm log verification platform, built by vmm)
    2011-04-30 20:02:06下载
    积分:1
  • 可以用于按键去抖动的电路应用,采用vhdl编写
    可以用于按键去抖动的电路应用,采用vhdl编写-Button can be used to jitter circuit applications, the preparation of the use of VHDL
    2022-10-29 22:25:07下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载