登录
首页 » VHDL » 用VHDL语言编写一计时范围为59.99秒的跑表

用VHDL语言编写一计时范围为59.99秒的跑表

于 2022-02-13 发布 文件大小:111.01 kB
0 176
下载积分: 2 下载次数: 1

代码说明:

计时范围为59.99秒;有计时开始和停止计时控制,复位控制可以对所有计时进行异步复位;计时结果由四位七段数码管显示。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FPGAPDSCDMA
    上海交大关于基于FPGA的DSCDMA的实现的毕业设计(Shanghai Jiaotong University based the FPGA DSCDMA, achieve graduation design)
    2013-02-10 14:31:46下载
    积分:1
  • mac
    mdio配置BCM5461,实现PHY初始化及通信相关寄存器的配置(mdio configure PHY)
    2014-11-16 13:30:27下载
    积分:1
  • DCT
    用verilog语言实现DCT编解码 附有DCT的说明(Using Verilog language realize DCT codec with a description of DCT)
    2020-11-14 15:19:41下载
    积分:1
  • I2C 串口通讯Xilinx项目源码 拷贝到硬盘,用ISE打开工程文件即可。...
    I2C 串口通讯Xilinx项目源码 拷贝到硬盘,用ISE打开工程文件即可。-I2C Serial Communication Xilinx source project are copied to the hard drive, using ISE project file can be opened.
    2022-02-20 02:20:00下载
    积分:1
  • saa7113_vhdl-config
    saa7113_配置.SAA7113视频解码系列芯片的一种,8位彩色配置(saa7113_ configuration. SAA7113 video decoder chips in an 8-bit color configuration)
    2013-11-26 08:57:58下载
    积分:1
  • suzimiaobiao
    数字秒表的实现,我还写个具体的过程要求等,(there is function of clock,it very useful)
    2011-09-20 14:28:30下载
    积分:1
  • project_1
    说明:  简单的一个Verilog小程序,适合刚接触的人群(A simple Verilog small program, suitable for people just contact)
    2020-06-16 22:20:01下载
    积分:1
  • QC_LDPC_FPGA
    LDPC QC-LDPC 基于FPGA的QC-LDPC实现 论文(LDPC QC-LDPC FPGA-based QC-LDPC detailed implementation steps Thesis)
    2021-04-08 09:29:00下载
    积分:1
  • 4x4-Keypad
    fpga的一个小程序用于3s500e 4*4键盘模块(fpga is a small program used 3s500e 4* 4 keyboard module)
    2013-07-21 11:41:36下载
    积分:1
  • 74LS
    数字逻辑与系统的关于所有的器件74LS的介绍,功能表(Digital Logic and System devices 74LS on the introduction of all the menu)
    2010-12-30 17:27:19下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载