登录
首页 » VHDL » 用VHDL语言编写一计时范围为59.99秒的跑表

用VHDL语言编写一计时范围为59.99秒的跑表

于 2022-02-13 发布 文件大小:111.01 kB
0 185
下载积分: 2 下载次数: 1

代码说明:

计时范围为59.99秒;有计时开始和停止计时控制,复位控制可以对所有计时进行异步复位;计时结果由四位七段数码管显示。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 实现在屏幕上显示绿色和红色相间的水平条纹
    实现在屏幕上显示绿色和红色相间的水平条纹。其中,vga_640x480模块将产生行同步信号hsyn和场同步信号 vsync; vga_stripes模块将产生red、green和blue三个输出。(The horizontal stripes of green and red are displayed on the screen. Among them, vga_640x480 module will produce line synchronization signal Hsyn and field synchronization signal vsync; vga_stripes module will produce red, green and blue three outputs.)
    2020-06-24 02:00:02下载
    积分:1
  • verilog-axi-master
    说明:  Verilog AXI Components Readme GitHub repository: alexforencich verilog-axi
    2020-11-04 14:39:51下载
    积分:1
  • table-for-sin-functionof-
    DDS中的正余弦生成,初始相位相差90度,可自行改变输出频率(Cosine generation of DDS, the initial phase difference of 90 degrees, the output frequency can be changed on their own)
    2013-12-17 22:09:56下载
    积分:1
  • 电子闹钟:基于fpga的电子闹钟设计,采用模块化方式
    电子闹钟:基于fpga的电子闹钟设计,采用模块化方式-Electronic alarm: FPGA-based electronic alarm clock design, modular approach
    2022-02-06 03:24:59下载
    积分:1
  • beep_interface
    这些代码为 对于基本的FPGA使用模块beep进行了例化 在工程 系统级建模时只需要直接调用就好了(The code for the basic FPGA using the module beep instantiated only need to be called directly in the engineering system-level modeling like)
    2013-05-05 21:07:18下载
    积分:1
  • Verilog-Files---551
    Programmable IIR Filter written in Verilog and its respective modules.
    2014-05-30 03:46:09下载
    积分:1
  • 王金明的一些学习VHDL的子
    王金明的一些学习VHDL的子-Wang Jinming study of some subset of VHDL
    2022-03-05 20:37:24下载
    积分:1
  • CPU-Verilog
    说明:  简单流水线CPU,使用 verilog实现,实现一条指令的整个流程(Implementation of Simple Pipeline CPU Verilog)
    2020-06-23 19:40:01下载
    积分:1
  • 1553B-BC-TEST
    1553B总线BC端的编程例子,做通了对于一个RT的测试。对于其他的RT测试和程序的例子原理相同。(The BC end of the 1553B bus programming examples)
    2020-12-06 21:29:21下载
    积分:1
  • fpga
    简易数字存储示波器verilog源代码 经过EP2C8Q208C8验证(Simple digital storage oscilloscope verilog source code has been verified EP2C8Q208C8)
    2013-07-16 13:04:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载