-
verilog实现的“BCD/七段译码器”。
verilog实现的“BCD/七段译码器”。-verilog implementation " BCD/Seven-Segment Decoder."
- 2022-12-23 05:15:02下载
- 积分：1
-
王金明：《Verilog HDL 程序设计教程》程序
王金明：《Verilog HDL 程序设计教程》程序-Wang Jinming:
- 2023-04-09 20:15:03下载
- 积分：1
-
sample_wave
可以产生8比特的采样波形，非常不错的VHDL程序(Sampling can produce 8-bit waveform, very good VHDL program)
- 2010-10-12 20:03:07下载
- 积分：1
-
msk_mod_demod
该程序实现最小频移键控信号的调制解调，经测试无误。(The program implements minimum shift keying signal modulation and demodulation, tested and correct.)
- 2013-10-14 23:02:39下载
- 积分：1
-
designers guide to vhdl(third edition)
说明： designers guide to vhdl(third edition)这本书好像在国外vhdl入门中挺流行的, 爱思维尔有资源,但是是各个章节散装的, 我把它们合成了(The book designers guide to vhdl (third edition) seems to be very popular in foreign vhdl entry. Ixel has resources, but it is a loose chapter of each chapter, I synthesized them)
- 2021-01-14 16:23:11下载
- 积分：1
-
wewe1sedfxfbgert er re
实施软件定义无线电的关键第一步是向与数字到模拟控制器接口。好花费的时间是在这工作，因为驾驶 DAC 的信号的时间必须是正确的设备才能正常工作。Spartan3e 培训师局是有 LTC2624 DAC 连接到通过 SPI 总线 FPGA。用于进行通信的 DAC 的信号是 SPI_MOSI、 DAC_CS、 SPI_SCK、 DAC_CLR。下表中描述的接口信号。
- 2022-04-24 20:37:42下载
- 积分：1
-
VHDL小程序（本人的一些小成绩哦，希望对大家有帮助）
VHDL小程序（本人的一些小成绩哦，希望对大家有帮助）-VHDL small programs (some of my small achievements Oh, we want to help)
- 2022-03-03 18:24:48下载
- 积分：1
-
verilog hdl教程135例:verilog hdl语言类似于C语言，便于学习。本文档带有源代码，11...
verilog hdl教程135例:verilog hdl语言类似于C语言，便于学习。本文档带有源代码，11-12章-Verilog HDL 135 cases Guide : Verilog HDL language similar to the C language, to facilitate learning. This document with the source code 11-10-12 Cap
- 2022-04-21 11:48:36下载
- 积分：1
-
Collected their own routines VHDL code, suitable for beginners to learn, I hope...
自己收集的VHDL例程代码，适合初学者学习用，希望能给大家带来帮助。-Collected their own routines VHDL code, suitable for beginners to learn, I hope we can help.
- 2022-07-02 04:49:52下载
- 积分：1
-
FPGAshixu
FPGA经验总结：时序是设计出来的
我们在做详细设计的时候，对于一些信号的时序肯定会做一些调整的，但是这种时序的调整最多只能波及到本一级模块，而不能影响到整个设计。(FPGA Experience: Timing is designed to do the detailed design of our time, for some signal timing will certainly make some adjustments, but adjust this timing can only spread to up to this level of the module, but not affect the whole design.)
- 2015-03-13 10:27:51下载
- 积分：1
