登录
首页 » VHDL » 数字电子钟

数字电子钟

于 2022-02-01 发布 文件大小:48.11 kB
0 418
下载积分: 2 下载次数: 1

代码说明:

数字电子钟用自拍图像代替了内置图像的石英制作

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 用Verilog HDL实现I2C总线功能,对I2C总线有很大帮助
    用Verilog HDL实现I2C总线功能,对I2C总线有很大帮助-I2C bus contrll functions implemented by Verilog HDL.
    2022-06-01 23:07:46下载
    积分:1
  • Verilog_golden
    说明:  很好的免费学些 verilog教程 欢迎下载(Learn a good free download verilog tutorials welcome)
    2009-08-02 14:45:56下载
    积分:1
  • fpga1394
    这是一段控制1394芯片的cpld的verilog程序,可以参考,在实际项目中已经采用.(This is a control chip cpld 1394 Verilog the procedures, they can refer to the actual project has been adopted.)
    2005-03-31 16:09:51下载
    积分:1
  • it is a multiplier used in RIsc architecture based processor.......
    it is a multiplier used in RIsc architecture based processor.......
    2022-08-09 07:53:07下载
    积分:1
  • banjian
    完成一个1位全减器的设计。以全减器为元件程序完成8位减法器设计。(Completed a one minus the whole design. Full reduction is to complete eight subtraction element program design.)
    2015-06-26 21:17:49下载
    积分:1
  • 基于FPGA的1024点流水线工作方式的FFT实现,适合fpga的技术人员做信号处理参考...
    基于FPGA的1024点流水线工作方式的FFT实现,适合fpga的技术人员做信号处理参考-FPGA based on the work of the 1024-point pipelined FFT approach the realization of the technical staff for doing fpga signal processing reference
    2022-12-04 23:40:03下载
    积分:1
  • fsm
    有限状态机工作原理、设计方法、步骤等精要说明(Finite state machine working principle, design method, such as Essentials of steps to explain)
    2010-02-13 17:46:25下载
    积分:1
  • usb 和VGA接口,VHD语言编写,工程文件,可以直接用ISE打开
    usb 和VGA接口FPGA程序,主控芯片为xilinx公司的SP3e系列的500E芯片,VHD语言编写,工程文件,可以直接用ISE打开
    2022-02-11 16:58:36下载
    积分:1
  • vhdl coding for Carry Select Adder
    这是一个vhdl代码的进位选择加法器及其工作100%。
    2023-08-26 17:05:04下载
    积分:1
  • 直接数字频率合成器(Direct Digital Frequency Synthesizer:DDFS)的VHDL程序,开发环境是QuartusII,系统时钟为...
    直接数字频率合成器(Direct Digital Frequency Synthesizer:DDFS)的VHDL程序,开发环境是QuartusII,系统时钟为50MHz,由PLL产生DDFS的工作时钟166.67MHz,地址位宽为24位,频率字为20,相位字为10,RAM用于存储查找表,其地址位宽为10,数据位宽为8。-Direct Digital Frequency Synthesizer ( DDFS) of the VHDL program, the development environment is QuartusII, the system clock to 50MHz, the work of DDFS generated by PLL clock 166.67MHz, address bit-width of 24-bit frequency word is 20, phase word for 10, RAM used to store look-up table, its address is 10 bits wide, the data is 8 bits wide.
    2022-06-17 05:09:27下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载