网站首页

OFDM 调制与解调

于 2022-01-23 发布文件大小:641.78 kB

 0  174

下载积分: 2 下载次数: 1

我要下载

代码说明：

循环前缀插入常用的正交频分复用（OFDM）系统作为一种方式为了减轻影响的码间干扰（ISI）。它将复制的结尾部分与逆快速傅里叶变换的 OFDM 符号开头（IFFT）数据包。通常的循环前缀长度是更长的时间比色散信道完全消除 ISI 的长度。OFDM 调制因此大多是围绕着周围循环前缀： OFDM 调制包括 IFFT 操作和循环前缀插入；OFDM 解调包括循环前缀去除和 FFT 操作。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

IIC主设备的代码实现（verilog),从设备模型
IIC主设备的代码实现（verilog),从设备模型-IIC main equipment of the code (verilog), from the device model

2022-09-07 15:50:02下载

积分：1
Verilog Blocking and Non Blocking
Verilog Blocking and Non Blocking

2022-01-27 18:34:43下载

积分：1
FMCOS
复旦cpu COS

2015-12-23 15:53:42下载

积分：1
jt2
基于FPGA的交通灯代码，VHDL语言书写。适合新手学习vhdl语言时使用(FPGA-based traffic light code, VHDL language writing. Suitable for novice learning vhdl language used when)

2013-10-26 13:30:26下载

积分：1
MAX5250_Serial
对MAX5250芯片进行控制，实现DA转换输出。(Controlling MAX5250 Chip)

2019-06-27 14:19:36下载

积分：1
det
double edfe trigger d latch

2014-01-07 19:55:29下载

积分：1
CPU-
五级流水线CPU实现（带Hazard），还没来得及实现Cache求高人指教(pipeline CPU with Hazard)

2020-12-03 12:59:24下载

积分：1
用Verilog 实现的电子时钟，给初学者一个模版，学习Verilog。
用Verilog 实现的电子时钟，给初学者一个模版，学习Verilog。-Using Verilog realize an electronic clock, a template for beginners to learn Verilog.

2022-03-01 20:04:47下载

积分：1
ZHWX
DDS 产生正弦信号，OOK，AM三种波形。使用xilinx FPGA VHDL(DDS. Resulting in sinusoidal signal, OOK, AM three waveforms. Using xilinx FPGA VHDL.)

2016-09-23 16:01:04下载

积分：1
这是一个在FPGA上实现CRC算法的程序，包含了CRC
这是一个在FPGA上实现CRC算法的程序，包含了CRC-8,CRC-12,CRC-16,CRC-CCIT,CRC-32一共五种校验形式。-err

2022-12-18 23:05:03下载

积分：1

696516资源总数
106914会员总数
0今日下载

OFDM 调制与解调

0 个回复

热门标签

热门下载