vhdl code for counterand detemines how counter works

基于ATEREAL EPM1270T144C5N CPLD 压力传感器数据采集原码 开发软件 Quartus II -ATEREAL EPM1270T144C5N CPLD-based pressure sensor data acquisition source Quartus II development software

资源描述这个包提供了一个UDP／IP核心架构的一个开源的VHDL实现和PC机与FPGA接口传输基础C类型（字符、16 / 32 / 64位的整数，浮点数和双打）。

设计遥控器接收解码电路。该电路接收编码后的串行数据，解码输出数据。电路接收 到的串行数据的格式为： 4 位同步码“ 1010”， 4 位数据（高位在前）， 1 位奇校验码（对前 8 位数据校验）(Design of remote control receiver decoding circuit. The circuit receives the encoded serial data and decodes the output data. The format of the serial data received by the circuit is: 4 bit synchronous code "1010", 4 bit data (high in the front), 1 bit parity check code (check for the first 8 bits of data))

在PYNQ-Z1上搭建二值神经网络(BNN)(Building two value neural network (BNN) on PYNQ-Z1)

此代码完成了流水线CPU的设计。其中有ALU，控制模块，UART等verilog代码。(This code completes the design of pipelined CPU)

DDR3 控制器，axi4_full 模式， burst长度为16，应用于xilinx平台。(DDR3 interface controller， axi4_full working mode with burst length 16, can operate on the xilinx platform.)

costas的verilog程序，包含乘法器，DDS，鉴相器，环路滤波器等模块(costas the verilog program, including multipliers, DDS, phase detector, loop filter modules)

这是一个基于FPGA控制点阵板显示的益智趣味类小游戏，游戏中玩家通过键盘↑↓←→键控制控制人物上下左右移动，从起始点出发，目的是走到迷宫的出口。游戏有着友好的用户界面，而且有多种模式，多种地图供玩家选择。 1.普通不计时模式：玩家可以看到整个迷宫地图，游戏没有时间限制； 2.普通计时模式：玩家可以看到整个迷宫地图，必须在20秒内找到出口，否则游戏失败； 3.高级不计时模式：玩家并不能看到整个迷宫的地图，只能看到其周围的2步以内部分路径，其他路径需要靠自己移动来探索，这样就仿佛置身迷宫之中，更有可玩性，游戏没有时间限制； 4.高级计时模式：同样玩家：玩家并不能看到整个迷宫的地图，只能看到其周围的2步以内部分路径；必须在20秒内找到出口，否则游戏失败。

vhdl语言编程入门实例100个，部分附有仿真波形图，和一些基本的讲解-vhdl examples

这是个的VHDL点亮LED的程序，大家一齐分享吧-This is a LED light up the VHDL procedure, let everyone together to share