基于ＦＰＧＡ，实现了移位除法的功能，程序接口简单，十分好用，已经验证。...

适用于FPGA的SOPC方面的元器件添加，如COMPNENT-Applicable to FPGA-SOPC area to add components, such as COMPNENT

Brazo robotico proyecto para laboratorio

design a clock using KIT DE1

VHDL实现的读取和写入SDRAM的程序代码，学习的人可以参考下-VHDL implementation SDRAM read and write program code, can refer to the following study

在ISE下，FPGA产生线性调频信号，并且产生信号的参数可调(In ISE, the FPGA generates a linear frequency modulation signal, and the parameters of the signal are adjustable.)

说明：  八通道ad采集，用于和fpga的联调测试，需要注意ADS1278的模式类型(Eight channel AD acquisition)

Verilog HDL的PLI子程序接口，用于与用户C程序在2个方向上传输数据，可用xilinx ISE，quartusii或modelsim仿真，-Verilog HDL PLI subroutine interfaces, for C program with the user in the direction of two transmission of data, available xilinx ISE. quartusii or modelsim simulation,

2位并行加法器初学者必看初步了解FPGA-two count

8051core-Verilog FPGA的51单片机内核源代码! -8051core-Verilog FPGA 51 Singlechip kernel source code!

对信号实现2FSK调制,2FSK就是用数字信号去调制载波的频率（移频键控），是信息传输中使用得较早的一种调制方式。它的主要优点是：实现起来较容易；抗噪声与抗衰减的性能较好；在中低速数据传输中得到广泛的应用。-the performance of 2FSK based on verilog