登录
首页 » VHDL » 基于FPGA,实现了移位除法的功能,程序接口简单,十分好用,已经验证。...

基于FPGA,实现了移位除法的功能,程序接口简单,十分好用,已经验证。...

于 2022-10-14 发布 文件大小:892.00 B
0 167
下载积分: 2 下载次数: 1

代码说明:

基于FPGA,实现了移位除法的功能,程序接口简单,十分好用,已经验证。-Based on the FPGA, to achieve the division of functional shift, the program interface is simple, very easy to use, has already been verified.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 扩频通信的Verilog工程
    扩频通信的Verilog工程,对从事无线通信的工程人员有参考作用。(Spread spectrum communication Verilog project, engaged in wireless communications engineering staff reference.)
    2017-06-11 10:29:12下载
    积分:1
  • ds18b20
    说明:  ds18b20的Verilog程序,经测试验证可以使用。注意此版本为DALLS DS18B20而不是DS1820,注意加5K上拉电阻。(ds18b20 the Verilog process can be used to verify by testing. Note that this version rather than DALLS DS18B20 for DS1820, the attention of Canadian 5K pull-up resistor.)
    2020-10-29 11:09:56下载
    积分:1
  • adder32
    原理图输入法制作的32位加法器。。。。。。。。(adder32)
    2009-12-29 19:32:52下载
    积分:1
  • forug_2016.03
    说明:  formality2016 userguide
    2019-10-29 14:59:40下载
    积分:1
  • FPGA开发,Verilog的经典教程,在嵌入式培训中的电子书籍。
    FPGA开发,Verilog的经典教程,在嵌入式培训中的电子书籍。-FPGA development, Verilog classic Guide, in the embedded training e-books.
    2022-05-12 21:17:03下载
    积分:1
  • QPSK_DDS
    说明:  Implementing QPSK using DSS
    2020-01-14 06:00:57下载
    积分:1
  • this come from alter ,you can look and find it on line about jtag.
    this come from alter ,you can look and find it on line about jtag.
    2022-04-26 20:24:26下载
    积分:1
  • prueba
    Test for VHDL just a student version
    2016-11-17 18:49:33下载
    积分:1
  • DDR_SDRAM_verilog
    说明:  DDR(双速率)SDRAM控制器参考设计verilog代码,可以直接用的,很好的(DDR (double rate) SDRAM controller reference design Verilog code, can be directly used, very good)
    2021-03-13 16:39:24下载
    积分:1
  • 本例为电子琴VHDL程序原代码,电子琴,可实现基本功能
    本例为电子琴VHDL程序原代码,电子琴,可实现基本功能-In this case the procedures for organ VHDL source code, organ, can realize the basic functions of
    2022-03-23 15:59:38下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载