登录
首页 » VHDL » 自动打铃系统 附带时钟 定时打铃 整点打铃

自动打铃系统 附带时钟 定时打铃 整点打铃

于 2022-08-26 发布 文件大小:480.80 kB
0 181
下载积分: 2 下载次数: 1

代码说明:

自动打铃系统 附带时钟 定时打铃 整点打铃-Auto-play Ling System

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 8B_10BENCODER
    基于8B10B的编解码模块的设计,使用verilog HDL语言,具有实用价值。(8B10B encoder)
    2014-05-23 16:39:25下载
    积分:1
  • pong_C5H
    FPGA的经典例程,可以进行移植和借鉴使用(FPGA' s classic routines, can be transplanted and learn to use)
    2011-07-23 10:15:41下载
    积分:1
  • A " percentage of seconds, seconds, minutes," digital stopwatch timer c...
    一个具有“百分秒,秒,分”计时功能的数字跑表,可以实现一个小时以内的精确至百分之一秒的计时。 数字跑表的显示读者可以通过编写数码管显示程序来实现,本训练只给出数字跑表的实现过程。 读者还可以通过增加小时的计时功能,实现完整的跑表功能。-A " percentage of seconds, seconds, minutes," digital stopwatch timer can be achieved within an hour of precision to the hundredth of a second time. Digital stopwatch readers can display the digital display through the preparation of procedures to achieve, given the training is only the realization of the process of digital stopwatch. Readers can also function to increase hours of time to achieve full stopwatch function.
    2022-05-05 18:35:57下载
    积分:1
  • ISE
    设计一4位比较器,画出门级电路图,用verilog语言完成设计。 (Design a four comparators, drawing out level circuit diagram, complete the design using verilog language. )
    2015-12-11 21:16:12下载
    积分:1
  • 可配置CRC参考设计 xilinx提供的VHDL
    可配置CRC参考设计 xilinx提供的VHDL-configurable CRC reference design for Xilinx VHDL
    2022-01-23 10:27:39下载
    积分:1
  • Xilinx CPLD源代码,使用XC9500系列CPLD,驱动液晶
    Xilinx CPLD源代码,使用XC9500系列CPLD,驱动液晶-Xilinx CPLD source code, use the XC9500 series CPLD, LCD Driver
    2023-03-07 15:05:03下载
    积分:1
  • 用VHDL实现一个四位十进制计数器来进行计数,并且仿真通过
    用VHDL实现一个四位十进制计数器来进行计数,并且仿真通过-To use VHDL to achieve a 4 decimal counter to count, and the simulation through the
    2022-06-18 07:56:39下载
    积分:1
  • VGA_test
    说明:  基于FPGA设计的一段测试VGA接口的VHDL小程序\功能为在显示器上间隔显示横条、竖条以及棋盘格等彩条信号,希望对初学FPGA驱动VGA接口的电子爱好者有用(FPGA-based design of a VGA interface VHDL test applet \ functions for the intervals shown in the display bar, vertical bars and checkerboard patterns and other signals of color, hope for beginners FPGA VGA interface driver useful for electronic enthusiasts)
    2010-04-06 11:26:58下载
    积分:1
  • Copy
    this file describes the steps in building a fifo buffer module in verilog hdl and programming them on an fpga device
    2020-06-21 21:00:02下载
    积分:1
  • DDR (double rate) SDRAM controller reference design Verilog code, can be directl...
    DDR(双速率)SDRAM控制器参考设计verilog代码,可以直接用的,很好的-DDR (double rate) SDRAM controller reference design Verilog code, can be directly used, very good
    2022-11-05 09:15:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载