-
mul_ser12
本源码是用Verilog编写的12位移位相加乘法器的设计源码,开发软件为MAX+PLUS,已经测试通过。(The Verilog source code is written in the sum of 12-bit shift multiplier design source code, developing software for the MAX+ PLUS, has been tested.)
- 2011-05-31 14:19:30下载
- 积分:1
-
一个小液晶的程序。我没写。我只负责设计。
一个液晶灯的小程序。我没有写信。我只负责调试。适用于ACEXEP1K30QC208-3。我运行模拟器,标记连接销。我接下来在电路板上试了试,没有问题。实验中使用的板兄弟把CLK1的TESTOUT3改成了合唱或0。新人在线帮助是每个人的责任。
- 2022-02-09 15:34:18下载
- 积分:1
-
PIC16系列单片机的Verilog描述的完整性
完整的PIC16系列单片机verilog描述-A complete description of PIC16 series of microcontrollers verilog
- 2022-07-23 07:13:49下载
- 积分:1
-
kalman filter
图书馆IEEE;
- 2023-04-02 19:00:03下载
- 积分:1
-
讲解用FPGA及其他芯片组成视频处理的电路设计和PFGA的程序的实现...
讲解用FPGA及其他芯片组成视频处理的电路设计和PFGA的程序的实现-Explain the use of FPGA and other video processing chips of the circuit design and FPGA realization of the procedure
- 2022-06-12 17:12:42下载
- 积分:1
-
verilog设计点滴经验,对fpga设计人员很有好处
verilog设计点滴经验,对fpga设计人员很有好处-Experience in verilog design
- 2022-11-04 10:05:03下载
- 积分:1
-
This is what I found online vhdl language used to write the sdram controller cod...
这是我从网上找到的用vhdl语言写的sdram控制器的代码。我的邮箱:wleechina@163.com-This is what I found online vhdl language used to write the sdram controller code. My mail : wleechina@163.com
- 2022-03-26 03:30:04下载
- 积分:1
-
基于NiosⅡ的2 de2_tvproject
本演示使用VGA输出和DVD播放器播放视频和音频输入
- 2022-01-26 03:44:01下载
- 积分:1
-
FPGA60进制数码管显示VHDL代码
FPGA设计中的60进制计数器,通过2个七段数码管系那是出来。代码简单易懂,仿真通过,而且在FPGA开发板上加载显示成功。很有用的入门代码。
- 2022-07-12 13:55:48下载
- 积分:1
-
FIFO
Verilog HDL语言编写异步FIFO(Verilog HDL language, asynchronous FIFO)
- 2012-05-31 15:13:21下载
- 积分:1