FPGA

图像处理的中值滤波器，使用verilog开发环境编程实现。(Verilog development environment programming median filter)

CODE_VHDL_COUNTING 0 到 9，使用按钮 (Đếm 慈 0 đến 9 hiển 施耐 1 带领 7 đoạn sử dụng nút nhấn để điều khiển) Với bài này tôi sử dụng một nút nhất để một nút nhấn đế bắt đầu đếm dữ liệu 将重置。

基于cycloneIIFPGA芯片Ep2c5t144c8的解调程序，用VHDL语言生成-CycloneIIFPGA chip-based demodulation Ep2c5t144c8 procedures, using VHDL language generation

利用matlab、xilinx13.4和ipcorefir编译器5.0进行了低通滤波器的设计。所附的代码将帮助您制作所需频率的低通滤波器。fir编译器有许多不同类型的规范。您可以根据您的要求提供所有规格。这里采样频率为700hz，通带频率为35hz，阻带频率为40hz。在分配完所有的值之后，您可以在matlab中生成滤波器的系数。matlab将生成.coe文件，您可以在FIR编译器中浏览该文件。它将生成一个文件，您可以在ADCU DAC代码中实例化该文件，并获得所需的输出。

first order reliability method

由忆阻器机制设计蕴含逻辑，内含testbench仿真文件(Design implied logic by memristor mechanism, including testbench simulation file)

VHDL与Verilog的比较-VHDL and Verilog comparison

modelsim仿真，大量vhdl程序，验证，很有价值！(The ModelSim Simulation, a large number of VHDL procedures, validation, great value!)

说明：  实现电子密码锁的各项功能,经过编译和仿真(Electronic code lock of the function, the compiler and simulation)

VHDL语言基本数学运算库-VHDL basic arithmetic library