8位相 加乘法器，具有高速，占用资源较少的优点

自己做的数码管显示的时钟 一个非常简单的FPGA时钟 用累加做的(To do their own digital display clock of the FPGA clock is a very simple to do with the cumulative)

应用背景在本文中，我们提出了一种高效的设计方法在可重构硬件设备中实现GCM结合认证加密AES。由于四AES内核和四binaryfield复制我们能演示如何打破该100Gbps的速度必将在FPGA。为了减少的在Ghash操作关键路径，四级流水线已被插入在广发（2128）乘法。这个最后的GCM的架构依赖于一个4×4建筑实现了在Xilinx Virtex-5器件119gbps。关键技术即将推出的IEEE以太网标准的重点将提供的数据传输带宽的100Gbit /美国目前，最快的加密原始批准的美国国家标准与技术研究所，结合数据加密和身份认证，是伽罗瓦/计数器模式（GCM）操作。如果可行性，提高速度的GCM到100Gbit/s的ASIC技术已经表明，在GCM FPGA实现安全100G以太网网络系统出现了一些重要的结构问题。在本文中，我们报告一个高效的FPGA架构该模式结合AES分组密码。与四流水线并行AES-GCM芯我们可以要达到新的以太网标准要求的速度。此外，时间关键二进制字段乘法的认证过程依赖于四个流水线2 Karatsuba—人乘子。

8位相 加乘法器，具有高速，占用资源较少的优点-eight multiplier phase together with high-speed, taking up less resources advantages

FPGA实现乒乓球游戏 代码及仿真 VGA实现(FPGA realizes table tennis game code and simulation VGA implementation)

GPS信号结构,C/A码产生方式及其测距码研究(GPS signal structure and ranging code research)

512×8bid的FIFO 含工程文件，基于QUARTUs-512 × 8bid the FIFO with the project document, based on the QUARTUsII

七人抢答器 可做课程设计 能仿真 一人抢完其他人锁定-qiren qiangdaqi ke fangzhen

uart_tr 异步串口通信主机 使用verilog HDL语言编写(uart_tr the host of the uart )

emmc控制芯片CMD命令线主机接口模块,(emmc control chip CMD command line host interface module)

VHDL_APPOINTMENT TIME(Hẹn thời gian hiển thị LCD sử dụng ngôn ngữ VHDL)